git.sur5r.net Git - u-boot/blob - include/405gp_enet.h

   1 /*----------------------------------------------------------------------------+
   2 |
   3 |       This source code has been made available to you by IBM on an AS-IS
   4 |       basis.  Anyone receiving this source is licensed under IBM
   5 |       copyrights to use it in any way he or she deems fit, including
   6 |       copying it, modifying it, compiling it, and redistributing it either
   7 |       with or without modifications.  No license under IBM patents or
   8 |       patent applications is to be implied by the copyright license.
   9 |
  10 |       Any user of this software should understand that IBM cannot provide
  11 |       technical support for this software and will not be responsible for
  12 |       any consequences resulting from the use of this software.
  13 |
  14 |       Any person who transfers this source code or any derivative work
  15 |       must include the IBM copyright notice, this paragraph, and the
  16 |       preceding two paragraphs in the transferred software.
  17 |
  18 |       COPYRIGHT   I B M   CORPORATION 1999
  19 |       LICENSED MATERIAL  -  PROGRAM PROPERTY OF I B M
  20 +----------------------------------------------------------------------------*/
  21 /*----------------------------------------------------------------------------+
  22 |
  23 |  File Name:   enetemac.h
  24 |
  25 |  Function:    Header file for the EMAC3 macro on the 405GP.
  26 |
  27 |  Author:      Mark Wisner
  28 |
  29 |  Change Activity-
  30 |
  31 |  Date        Description of Change                                       BY
  32 |  ---------   ---------------------                                       ---
  33 |  29-Apr-99   Created                                                     MKW
  34 |
  35 +----------------------------------------------------------------------------*/
  36 #ifndef _enetemac_h_
  37 #define _enetemac_h_
  38 #include <net.h>
  39 #include <405_mal.h>
  40
  41 /*-----------------------------------------------------------------------------+
  42 | General enternet defines.  802 frames are not supported.
  43 +-----------------------------------------------------------------------------*/
  44 #define ENET_ADDR_LENGTH                6
  45 #define ENET_ARPTYPE                    0x806
  46 #define ARP_REQUEST                     1
  47 #define ARP_REPLY                       2
  48 #define ENET_IPTYPE                     0x800
  49 #define ARP_CACHE_SIZE                  5
  50
  51
  52 struct enet_frame {
  53    unsigned char        dest_addr[ENET_ADDR_LENGTH];
  54    unsigned char        source_addr[ENET_ADDR_LENGTH];
  55    unsigned short       type;
  56    unsigned char        enet_data[1];
  57 };
  58
  59 struct arp_entry {
  60    unsigned long        inet_address;
  61    unsigned char        mac_address[ENET_ADDR_LENGTH];
  62    unsigned long        valid;
  63    unsigned long        sec;
  64    unsigned long        nsec;
  65 };
  66
  67
  68                         /*Register addresses */
  69 #if defined(CONFIG_440)
  70 #if defined(CONFIG_440_EP) || defined(CONFIG_440_GR)
  71 #define ZMII_BASE                       (CFG_PERIPHERAL_BASE + 0x0D00)
  72 #else
  73 #define ZMII_BASE                       (CFG_PERIPHERAL_BASE + 0x0780)
  74 #endif
  75 #define ZMII_FER                        (ZMII_BASE)
  76 #define ZMII_SSR                        (ZMII_BASE + 4)
  77 #define ZMII_SMIISR                     (ZMII_BASE + 8)
  78
  79 #define ZMII_RMII                       0x22000000
  80 #define ZMII_MDI0                       0x80000000
  81 #endif /* CONFIG_440 */
  82
  83 #if defined(CONFIG_440)
  84 #if defined(CONFIG_440_EP) || defined(CONFIG_440_GR)
  85 #define EMAC_BASE                           (CFG_PERIPHERAL_BASE + 0x0E00)
  86 #else
  87 #define EMAC_BASE                           (CFG_PERIPHERAL_BASE + 0x0800)
  88 #endif
  89 #else
  90 #define EMAC_BASE                       0xEF600800
  91 #endif
  92
  93 #define EMAC_M0                         (EMAC_BASE)
  94 #define EMAC_M1                         (EMAC_BASE + 4)
  95 #define EMAC_TXM0                               (EMAC_BASE + 8)
  96 #define EMAC_TXM1                               (EMAC_BASE + 12)
  97 #define EMAC_RXM                                (EMAC_BASE + 16)
  98 #define EMAC_ISR                                (EMAC_BASE + 20)
  99 #define EMAC_IER                                (EMAC_BASE + 24)
 100 #define EMAC_IAH                                (EMAC_BASE + 28)
 101 #define EMAC_IAL                                (EMAC_BASE + 32)
 102 #define EMAC_VLAN_TPID_REG              (EMAC_BASE + 36)
 103 #define EMAC_VLAN_TCI_REG               (EMAC_BASE + 40)
 104 #define EMAC_PAUSE_TIME_REG             (EMAC_BASE + 44)
 105 #define EMAC_IND_HASH_1                 (EMAC_BASE + 48)
 106 #define EMAC_IND_HASH_2                 (EMAC_BASE + 52)
 107 #define EMAC_IND_HASH_3                 (EMAC_BASE + 56)
 108 #define EMAC_IND_HASH_4                 (EMAC_BASE + 60)
 109 #define EMAC_GRP_HASH_1                 (EMAC_BASE + 64)
 110 #define EMAC_GRP_HASH_2                 (EMAC_BASE + 68)
 111 #define EMAC_GRP_HASH_3                 (EMAC_BASE + 72)
 112 #define EMAC_GRP_HASH_4                 (EMAC_BASE + 76)
 113 #define EMAC_LST_SRC_LOW                (EMAC_BASE + 80)
 114 #define EMAC_LST_SRC_HI                 (EMAC_BASE + 84)
 115 #define EMAC_I_FRAME_GAP_REG            (EMAC_BASE + 88)
 116 #define EMAC_STACR                      (EMAC_BASE + 92)
 117 #define EMAC_TRTR                               (EMAC_BASE + 96)
 118 #define EMAC_RX_HI_LO_WMARK             (EMAC_BASE + 100)
 119
 120 /* bit definitions */
 121 /* MODE REG 0 */
 122 #define EMAC_M0_RXI                     0x80000000
 123 #define EMAC_M0_TXI                     0x40000000
 124 #define EMAC_M0_SRST                    0x20000000
 125 #define EMAC_M0_TXE                     0x10000000
 126 #define EMAC_M0_RXE                     0x08000000
 127 #define EMAC_M0_WKE                     0x04000000
 128
 129 /* MODE Reg 1 */
 130 #define EMAC_M1_FDE                     0x80000000
 131 #define EMAC_M1_ILE                     0x40000000
 132 #define EMAC_M1_VLE                     0x20000000
 133 #define EMAC_M1_EIFC                    0x10000000
 134 #define EMAC_M1_APP                     0x08000000
 135 #define EMAC_M1_AEMI                    0x02000000
 136 #define EMAC_M1_IST                     0x01000000
 137 #define EMAC_M1_MF_1000MBPS             0x00800000      /* 0's for 10MBPS */
 138 #define EMAC_M1_MF_100MBPS              0x00400000
 139 #define EMAC_M1_RFS_4K                  0x00300000      /* ~4k for 512 byte */
 140 #define EMAC_M1_RFS_2K                  0x00200000
 141 #define EMAC_M1_RFS_1K                  0x00100000
 142 #define EMAC_M1_TX_FIFO_2K              0x00080000      /* 0's for 512 byte */
 143 #define EMAC_M1_TX_FIFO_1K              0x00040000
 144 #define EMAC_M1_TR0_DEPEND              0x00010000      /* 0'x for single packet */
 145 #define EMAC_M1_TR0_MULTI               0x00008000
 146 #define EMAC_M1_TR1_DEPEND              0x00004000
 147 #define EMAC_M1_TR1_MULTI               0x00002000
 148 #define EMAC_M1_JUMBO_ENABLE            0x00001000
 149
 150 /* Transmit Mode Register 0 */
 151 #define EMAC_TXM0_GNP0                  0x80000000
 152 #define EMAC_TXM0_GNP1                  0x40000000
 153 #define EMAC_TXM0_GNPD                  0x20000000
 154 #define EMAC_TXM0_FC                    0x10000000
 155
 156 /* Receive Mode Register */
 157 #define EMAC_RMR_SP                     0x80000000
 158 #define EMAC_RMR_SFCS                   0x40000000
 159 #define EMAC_RMR_ARRP                   0x20000000
 160 #define EMAC_RMR_ARP                    0x10000000
 161 #define EMAC_RMR_AROP                   0x08000000
 162 #define EMAC_RMR_ARPI                   0x04000000
 163 #define EMAC_RMR_PPP                    0x02000000
 164 #define EMAC_RMR_PME                    0x01000000
 165 #define EMAC_RMR_PMME                   0x00800000
 166 #define EMAC_RMR_IAE                    0x00400000
 167 #define EMAC_RMR_MIAE                   0x00200000
 168 #define EMAC_RMR_BAE                    0x00100000
 169 #define EMAC_RMR_MAE                    0x00080000
 170
 171 /* Interrupt Status & enable Regs */
 172 #define EMAC_ISR_OVR                    0x02000000
 173 #define EMAC_ISR_PP                     0x01000000
 174 #define EMAC_ISR_BP                     0x00800000
 175 #define EMAC_ISR_RP                     0x00400000
 176 #define EMAC_ISR_SE                     0x00200000
 177 #define EMAC_ISR_SYE                    0x00100000
 178 #define EMAC_ISR_BFCS                   0x00080000
 179 #define EMAC_ISR_PTLE                   0x00040000
 180 #define EMAC_ISR_ORE                    0x00020000
 181 #define EMAC_ISR_IRE                    0x00010000
 182 #define EMAC_ISR_DBDM                   0x00000200
 183 #define EMAC_ISR_DB0                    0x00000100
 184 #define EMAC_ISR_SE0                    0x00000080
 185 #define EMAC_ISR_TE0                    0x00000040
 186 #define EMAC_ISR_DB1                    0x00000020
 187 #define EMAC_ISR_SE1                    0x00000010
 188 #define EMAC_ISR_TE1                    0x00000008
 189 #define EMAC_ISR_MOS                    0x00000002
 190 #define EMAC_ISR_MOF                    0x00000001
 191
 192
 193 /* STA CONTROL REG */
 194 #define EMAC_STACR_OC                   0x00008000
 195 #define EMAC_STACR_PHYE                 0x00004000
 196 #define EMAC_STACR_WRITE                0x00002000
 197 #define EMAC_STACR_READ                 0x00001000
 198 #define EMAC_STACR_CLK_83MHZ            0x00000800  /* 0's for 50Mhz */
 199 #define EMAC_STACR_CLK_66MHZ            0x00000400
 200 #define EMAC_STACR_CLK_100MHZ           0x00000C00
 201
 202 /* Transmit Request Threshold Register */
 203 #define EMAC_TRTR_256                   0x18000000   /* 0's for 64 Bytes */
 204 #define EMAC_TRTR_192                   0x10000000
 205 #define EMAC_TRTR_128                   0x01000000
 206
 207 /* the follwing defines are for the MadMAL status and control registers. */
 208 /* For bits 0..5 look at the mal.h file                                  */
 209 #define EMAC_TX_CTRL_GFCS       0x0200
 210 #define EMAC_TX_CTRL_GP         0x0100
 211 #define EMAC_TX_CTRL_ISA        0x0080
 212 #define EMAC_TX_CTRL_RSA        0x0040
 213 #define EMAC_TX_CTRL_IVT        0x0020
 214 #define EMAC_TX_CTRL_RVT        0x0010
 215
 216 #define EMAC_TX_CTRL_DEFAULT (EMAC_TX_CTRL_GFCS |EMAC_TX_CTRL_GP)
 217
 218 #define EMAC_TX_ST_BFCS         0x0200
 219 #define EMAC_TX_ST_BPP          0x0100
 220 #define EMAC_TX_ST_LCS          0x0080
 221 #define EMAC_TX_ST_ED           0x0040
 222 #define EMAC_TX_ST_EC           0x0020
 223 #define EMAC_TX_ST_LC           0x0010
 224 #define EMAC_TX_ST_MC           0x0008
 225 #define EMAC_TX_ST_SC           0x0004
 226 #define EMAC_TX_ST_UR           0x0002
 227 #define EMAC_TX_ST_SQE          0x0001
 228
 229 #define EMAC_TX_ST_DEFAULT    0x03F3
 230
 231
 232 /* madmal receive status / Control bits */
 233
 234 #define EMAC_RX_ST_OE           0x0200
 235 #define EMAC_RX_ST_PP           0x0100
 236 #define EMAC_RX_ST_BP           0x0080
 237 #define EMAC_RX_ST_RP           0x0040
 238 #define EMAC_RX_ST_SE           0x0020
 239 #define EMAC_RX_ST_AE           0x0010
 240 #define EMAC_RX_ST_BFCS         0x0008
 241 #define EMAC_RX_ST_PTL          0x0004
 242 #define EMAC_RX_ST_ORE          0x0002
 243 #define EMAC_RX_ST_IRE          0x0001
 244 /* all the errors we care about */
 245 #define EMAC_RX_ERRORS          0x03FF
 246
 247 #define NUM_RX_BUFF PKTBUFSRX
 248 #define NUM_TX_BUFF 1
 249
 250 #define MAX_ERR_LOG 10
 251 typedef struct emac_stats_st{   /* Statistic Block */
 252         int data_len_err;
 253         int rx_frames;
 254         int rx;
 255         int rx_prot_err;
 256         int int_err;
 257         int pkts_tx;
 258         int pkts_rx;
 259         int pkts_handled;
 260         short tx_err_log[MAX_ERR_LOG];
 261         short rx_err_log[MAX_ERR_LOG];
 262 } EMAC_STATS_ST, *EMAC_STATS_PST;
 263
 264 /* Structure containing variables used by the shared code (440gx_enet.c) */
 265 typedef struct emac_440gx_hw_st {
 266         uint32_t                hw_addr;                /* EMAC offset */
 267         uint32_t                tah_addr;               /* TAH offset */
 268         uint32_t                phy_id;
 269         uint32_t                phy_addr;
 270         uint32_t                original_fc;
 271         uint32_t                txcw;
 272         uint32_t                autoneg_failed;
 273         uint32_t                emac_ier;
 274         volatile mal_desc_t *tx;
 275         volatile mal_desc_t *rx;
 276         bd_t            *bis;   /* for eth_init upon mal error */
 277         mal_desc_t              *alloc_tx_buf;
 278         mal_desc_t              *alloc_rx_buf;
 279         char            *txbuf_ptr;
 280         uint16_t                devnum;
 281         int                     get_link_status;
 282         int                     tbi_compatibility_en;
 283         int                     tbi_compatibility_on;
 284         int                     fc_send_xon;
 285         int                     report_tx_early;
 286         int                     first_init;
 287         int                     tx_err_index;
 288         int                     rx_err_index;
 289         int                     rx_slot;                        /* MAL Receive Slot */
 290         int                     rx_i_index;             /* Receive Interrupt Queue Index */
 291         int                     rx_u_index;             /* Receive User Queue Index */
 292         int                     tx_slot;                        /* MAL Transmit Slot */
 293         int                     tx_i_index;             /* Transmit Interrupt Queue Index */
 294         int                     tx_u_index;             /* Transmit User Queue Index */
 295         int                     rx_ready[NUM_RX_BUFF];  /* Receive Ready Queue */
 296         int                     tx_run[NUM_TX_BUFF];    /* Transmit Running Queue */
 297         int                     is_receiving;   /* sync with eth interrupt */
 298         int                     print_speed;    /* print speed message upon start */
 299         EMAC_STATS_ST   stats;
 300 } EMAC_405_HW_ST, *EMAC_405_HW_PST;
 301
 302 /*-----------------------------------------------------------------------------+
 303 | Function prototypes for device table.
 304 +-----------------------------------------------------------------------------*/
 305 #endif /* _enetLib_h_ */