git.sur5r.net Git - u-boot/blob - include/asm-arm/arch-kirkwood/cpu.h

   1 /*
   2  * (C) Copyright 2009
   3  * Marvell Semiconductor <www.marvell.com>
   4  * Written-by: Prafulla Wadaskar <prafulla@marvell.com>
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston,
  22  * MA 02110-1301 USA
  23  */
  24
  25 #ifndef _KWCPU_H
  26 #define _KWCPU_H
  27
  28 #include <asm/system.h>
  29
  30 #ifndef __ASSEMBLY__
  31
  32 #define KWGBE_PORT_SERIAL_CONTROL1_REG(_x)      \
  33                 ((_x ? KW_EGIGA0_BASE : KW_EGIGA1_BASE) + 0x44c)
  34
  35 #define KW_REG_DEVICE_ID                (KW_MPP_BASE + 0x34)
  36 #define KW_REG_MPP_OUT_DRV_REG          (KW_MPP_BASE + 0xE0)
  37
  38 enum memory_bank {
  39         BANK0,
  40         BANK1,
  41         BANK2,
  42         BANK3
  43 };
  44
  45 enum kwcpu_winen {
  46         KWCPU_WIN_DISABLE,
  47         KWCPU_WIN_ENABLE
  48 };
  49
  50 enum kwcpu_target {
  51         KWCPU_TARGET_RESERVED,
  52         KWCPU_TARGET_MEMORY,
  53         KWCPU_TARGET_1RESERVED,
  54         KWCPU_TARGET_SASRAM,
  55         KWCPU_TARGET_PCIE
  56 };
  57
  58 enum kwcpu_attrib {
  59         KWCPU_ATTR_SASRAM = 0x01,
  60         KWCPU_ATTR_NANDFLASH = 0x2f,
  61         KWCPU_ATTR_SPIFLASH = 0x1e,
  62         KWCPU_ATTR_BOOTROM = 0x1d,
  63         KWCPU_ATTR_PCIE_IO = 0xe0,
  64         KWCPU_ATTR_PCIE_MEM = 0xe8
  65 };
  66
  67 /*
  68  * Default Device Address MAP BAR values
  69  */
  70 #define KW_DEFADR_PCI_MEM       0x90000000
  71 #define KW_DEFADR_PCI_IO        0xC0000000
  72 #define KW_DEFADR_PCI_IO_REMAP  0xC0000000
  73 #define KW_DEFADR_SASRAM        0xC8010000
  74 #define KW_DEFADR_NANDF         0xD8000000
  75 #define KW_DEFADR_SPIF          0xE8000000
  76 #define KW_DEFADR_BOOTROM       0xF8000000
  77
  78 /*
  79  * read feroceon/sheeva core extra feature register
  80  * using co-proc instruction
  81  */
  82 static inline unsigned int readfr_extra_feature_reg(void)
  83 {
  84         unsigned int val;
  85         asm volatile ("mrc p15, 1, %0, c15, c1, 0 @ readfr exfr":"=r"
  86                         (val)::"cc");
  87         return val;
  88 }
  89
  90 /*
  91  * write feroceon/sheeva core extra feature register
  92  * using co-proc instruction
  93  */
  94 static inline void writefr_extra_feature_reg(unsigned int val)
  95 {
  96         asm volatile ("mcr p15, 1, %0, c15, c1, 0 @ writefr exfr"::"r"
  97                         (val):"cc");
  98         isb();
  99 }
 100
 101 /*
 102  * MBus-L to Mbus Bridge Registers
 103  * Ref: Datasheet sec:A.3
 104  */
 105 struct kwwin_registers {
 106         u32 ctrl;
 107         u32 base;
 108         u32 remap_lo;
 109         u32 remap_hi;
 110 };
 111
 112 /*
 113  * CPU control and status Registers
 114  * Ref: Datasheet sec:A.3.2
 115  */
 116 struct kwcpu_registers {
 117         u32 config;     /*0x20100 */
 118         u32 ctrl_stat;  /*0x20104 */
 119         u32 rstoutn_mask; /* 0x20108 */
 120         u32 sys_soft_rst; /* 0x2010C */
 121         u32 ahb_mbus_cause_irq; /* 0x20110 */
 122         u32 ahb_mbus_mask_irq; /* 0x20114 */
 123         u32 pad1[2];
 124         u32 ftdll_config; /* 0x20120 */
 125         u32 pad2;
 126         u32 l2_cfg;     /* 0x20128 */
 127 };
 128
 129 /*
 130  * GPIO Registers
 131  * Ref: Datasheet sec:A.19
 132  */
 133 struct kwgpio_registers {
 134         u32 dout;
 135         u32 oe;
 136         u32 blink_en;
 137         u32 din_pol;
 138         u32 din;
 139         u32 irq_cause;
 140         u32 irq_mask;
 141         u32 irq_level;
 142 };
 143
 144 /*
 145  * functions
 146  */
 147 void reset_cpu(unsigned long ignored);
 148 unsigned char get_random_hex(void);
 149 unsigned int kw_sdram_bar(enum memory_bank bank);
 150 unsigned int kw_sdram_bs(enum memory_bank bank);
 151 int kw_config_adr_windows(void);
 152 void kw_config_gpio(unsigned int gpp0_oe_val, unsigned int gpp1_oe_val,
 153                 unsigned int gpp0_oe, unsigned int gpp1_oe);
 154 int kw_config_mpp(unsigned int mpp0_7, unsigned int mpp8_15,
 155                 unsigned int mpp16_23, unsigned int mpp24_31,
 156                 unsigned int mpp32_39, unsigned int mpp40_47,
 157                 unsigned int mpp48_55);
 158 #endif /* __ASSEMBLY__ */
 159 #endif /* _KWCPU_H */