git.sur5r.net Git - u-boot/blob - include/configs/DB64460.h

   1 /*
   2  * (C) Copyright 2001
   3  * Josh Huber <huber@mclx.com>, Mission Critical Linux, Inc.
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 /*
   9  * board/config.h - configuration options, board specific
  10  */
  11
  12 #ifndef __CONFIG_H
  13 #define __CONFIG_H
  14
  15 /* This define must be before the core.h include */
  16 #define CONFIG_DB64460          1       /* this is an DB64460 board     */
  17
  18 #ifndef __ASSEMBLY__
  19 #include "../board/Marvell/include/core.h"
  20 #endif
  21
  22 /*-----------------------------------------------------*/
  23 /*    #include "../board/db64460/local.h"             */
  24 #ifndef __LOCAL_H
  25 #define __LOCAL_H
  26
  27 #define CONFIG_ETHADDR          64:46:00:00:00:01
  28 #define CONFIG_HAS_ETH1
  29 #define CONFIG_ETH1ADDR         64:46:00:00:00:02
  30 #define CONFIG_HAS_ETH2
  31 #define CONFIG_ETH2ADDR         64:46:00:00:00:03
  32
  33 #define CONFIG_ENV_OVERWRITE
  34 #endif  /* __CONFIG_H */
  35
  36 /*
  37  * High Level Configuration Options
  38  * (easy to change)
  39  */
  40
  41 #define CONFIG_74xx                     /* we have a 750FX (override local.h) */
  42
  43 #define CONFIG_DB64460          1       /* this is an DB64460 board     */
  44
  45 #define CONFIG_SYS_TEXT_BASE    0xfff00000
  46
  47 #define CONFIG_BAUDRATE         115200  /* console baudrate = 115000    */
  48 /*ronen - we don't use the global CONFIG_ECC, since in the global ecc we initialize the
  49         DRAM for ECC in the phase we are relocating to it, which isn't so sufficient.
  50         so we will define our ECC CONFIG and initilize the DRAM for ECC in the DRAM initialization phase,
  51         see sdram_init.c   */
  52 #undef CONFIG_ECC        /* enable ECC support */
  53 #define CONFIG_MV64460_ECC
  54
  55 /* which initialization functions to call for this board */
  56 #define CONFIG_MISC_INIT_R     /* initialize the icache L1 */
  57 #define CONFIG_BOARD_EARLY_INIT_F
  58
  59 #define CONFIG_SYS_BOARD_NAME           "DB64460"
  60 #define CONFIG_IDENT_STRING     "Marvell DB64460 (1.0)"
  61
  62 /*#define CONFIG_SYS_HUSH_PARSER */
  63 #undef CONFIG_SYS_HUSH_PARSER
  64
  65
  66 /*
  67  * The following defines let you select what serial you want to use
  68  * for your console driver.
  69  *
  70  * what to do:
  71  * to use the DUART, undef CONFIG_MPSC.  If you have hacked a serial
  72  * cable onto the second DUART channel, change the CONFIG_SYS_DUART port from 1
  73  * to 0 below.
  74  *
  75  * to use the MPSC, #define CONFIG_MPSC.  If you have wired up another
  76  * mpsc channel, change CONFIG_MPSC_PORT to the desired value.
  77  */
  78
  79 #define CONFIG_MPSC_PORT        0
  80
  81 /* to change the default ethernet port, use this define (options: 0, 1, 2) */
  82 #define MV_ETH_DEVS 3
  83
  84 /* #undef CONFIG_ETHER_PORT_MII  */
  85 #if 0
  86 #define CONFIG_BOOTDELAY        -1      /* autoboot disabled            */
  87 #else
  88 #define CONFIG_BOOTDELAY        3       /* autoboot after 5 seconds     */
  89 #endif
  90 #define CONFIG_ZERO_BOOTDELAY_CHECK
  91
  92
  93 #undef  CONFIG_BOOTARGS
  94 /*#define CONFIG_PREBOOT        "echo;echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;echo" */
  95
  96 /* ronen - autoboot using tftp */
  97 #if (CONFIG_BOOTDELAY >= 0)
  98 #define CONFIG_BOOTCOMMAND      "tftpboot 0x400000 uImage;\
  99  setenv bootargs ${bootargs} ${bootargs_root} nfsroot=${serverip}:${rootpath} \
 100  ip=${ipaddr}:${serverip}${bootargs_end};  bootm 0x400000; "
 101
 102 #define CONFIG_BOOTARGS "console=ttyS0,115200"
 103
 104 #endif
 105
 106 /* ronen - the u-boot.bin should be ~0x30000 bytes */
 107 #define CONFIG_EXTRA_ENV_SETTINGS \
 108      "burn_uboot_sep= tftp 100000 u-boot.bin;protect off all;era FFF00000 FFF4ffff; \
 109 cp.b 100000 FFF00000 0x40000;protect on 1:0-4;\0" \
 110       "burn_uboot_dep= tftp 100000 u-boot.bin;protect off all;era FFF00000 FFF7ffff; \
 111 cp.b 100000 FFF00000 0x40000;protect on 1:0-7;\0" \
 112       "bootargs_root=root=/dev/nfs rw\0" \
 113       "bootargs_end=:::DB64460:eth0:none \0"\
 114       "ethprime=mv_enet0\0"\
 115       "standalone=fsload 0x400000 uImage;setenv bootargs ${bootargs} root=/dev/mtdblock/0 rw \
 116 ip=${ipaddr}:${serverip}${bootargs_end}; bootm 0x400000;\0"
 117
 118 /* --------------------------------------------------------------------------------------------------------------- */
 119 /* New bootcommands for Marvell DB64460 c 2002 Ingo Assmus */
 120
 121 #define CONFIG_IPADDR           10.2.40.90
 122
 123 #define CONFIG_SERIAL           "No. 1"
 124 #define CONFIG_SERVERIP         10.2.1.126
 125 #define CONFIG_ROOTPATH         "/mnt/yellow_dog_mini"
 126
 127
 128 #define CONFIG_TESTDRAMDATA     y
 129 #define CONFIG_TESTDRAMADDRESS  n
 130 #define CONFIG_TESETDRAMWALK    n
 131
 132 /* --------------------------------------------------------------------------------------------------------------- */
 133
 134 #define CONFIG_LOADS_ECHO       0       /* echo off for serial download */
 135 #define CONFIG_SYS_LOADS_BAUD_CHANGE            /* allow baudrate changes       */
 136
 137 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
 138 #undef  CONFIG_ALTIVEC                  /* undef to disable             */
 139
 140 /*
 141  * BOOTP options
 142  */
 143 #define CONFIG_BOOTP_SUBNETMASK
 144 #define CONFIG_BOOTP_GATEWAY
 145 #define CONFIG_BOOTP_HOSTNAME
 146 #define CONFIG_BOOTP_BOOTPATH
 147 #define CONFIG_BOOTP_BOOTFILESIZE
 148
 149
 150 /*
 151  * JFFS2 partitions
 152  *
 153  */
 154 /* No command line, one static partition, whole device */
 155 #undef CONFIG_CMD_MTDPARTS
 156 #define CONFIG_JFFS2_DEV                "nor1"
 157 #define CONFIG_JFFS2_PART_SIZE          0xFFFFFFFF
 158 #define CONFIG_JFFS2_PART_OFFSET        0x00000000
 159
 160 /* mtdparts command line support */
 161
 162 /* Use first bank for JFFS2, second bank contains U-Boot.
 163  *
 164  * Note: fake mtd_id's used, no linux mtd map file.
 165  */
 166 /*
 167 #define CONFIG_CMD_MTDPARTS
 168 #define MTDIDS_DEFAULT          "nor1=db64460-1"
 169 #define MTDPARTS_DEFAULT        "mtdparts=db64460-1:-(jffs2)"
 170 */
 171
 172
 173 /*
 174  * Command line configuration.
 175  */
 176 #include <config_cmd_default.h>
 177
 178 #define CONFIG_CMD_ASKENV
 179 #define CONFIG_CMD_I2C
 180 #define CONFIG_CMD_EEPROM
 181 #define CONFIG_CMD_CACHE
 182 #define CONFIG_CMD_JFFS2
 183 #define CONFIG_CMD_PCI
 184 #define CONFIG_CMD_NET
 185
 186
 187 /*
 188  * Miscellaneous configurable options
 189  */
 190 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1
 191 #define CONFIG_SYS_I2C_MULTI_EEPROMS
 192 #define CONFIG_SYS_I2C_SPEED    40000           /* I2C speed default */
 193
 194 /* #define CONFIG_SYS_GT_DUAL_CPU        also for JTAG even with one cpu */
 195 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
 196 #if defined(CONFIG_CMD_KGDB)
 197 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
 198 #else
 199 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
 200 #endif
 201 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
 202 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
 203 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 204
 205 /*#define CONFIG_SYS_MEMTEST_START      0x00400000       memtest works on       */
 206 /*#define CONFIG_SYS_MEMTEST_END                0x00C00000       4 ... 12 MB in DRAM    */
 207 /*#define CONFIG_SYS_MEMTEST_END                0x07c00000       4 ... 124 MB in DRAM   */
 208
 209 /*
 210 #define CONFIG_SYS_DRAM_TEST
 211  * DRAM tests
 212  *   CONFIG_SYS_DRAM_TEST - enables the following tests.
 213  *
 214  *   CONFIG_SYS_DRAM_TEST_DATA - Enables test for shorted or open data lines
 215  *                        Environment variable 'test_dram_data' must be
 216  *                        set to 'y'.
 217  *   CONFIG_SYS_DRAM_TEST_DATA - Enables test to verify that each word is uniquely
 218  *                        addressable. Environment variable
 219  *                        'test_dram_address' must be set to 'y'.
 220  *   CONFIG_SYS_DRAM_TEST_WALK - Enables test a 64-bit walking ones pattern test.
 221  *                        This test takes about 6 minutes to test 64 MB.
 222  *                        Environment variable 'test_dram_walk' must be
 223  *                        set to 'y'.
 224  */
 225 #define CONFIG_SYS_DRAM_TEST
 226 #if defined(CONFIG_SYS_DRAM_TEST)
 227 #define CONFIG_SYS_MEMTEST_START                0x00400000      /* memtest works on     */
 228 /* #define CONFIG_SYS_MEMTEST_END               0x00C00000       4 ... 12 MB in DRAM    */
 229 #define CONFIG_SYS_MEMTEST_END          0x07c00000      /* 4 ... 124 MB in DRAM */
 230 #define CONFIG_SYS_DRAM_TEST_DATA
 231 #define CONFIG_SYS_DRAM_TEST_ADDRESS
 232 #define CONFIG_SYS_DRAM_TEST_WALK
 233 #endif /* CONFIG_SYS_DRAM_TEST */
 234
 235 #undef CONFIG_DISPLAY_MEMMAP            /* at the end of the bootprocess show the memory map */
 236 #undef CONFIG_SYS_DISPLAY_DIMM_SPD_CONTENT      /* show SPD content during boot */
 237
 238 #define CONFIG_SYS_LOAD_ADDR            0x00400000      /* default load address */
 239
 240 #define CONFIG_SYS_HZ                   1000            /* decr freq: 1ms ticks */
 241 /*ronen - this the Sys clock (cpu bus,internal dram and SDRAM) */
 242 #define CONFIG_SYS_BUS_CLK              133000000       /* 133 MHz (CPU = 5*Bus = 666MHz)               */
 243
 244 #define CONFIG_SYS_DDR_SDRAM_CYCLE_COUNT_LOP 7 /* define the SDRAM cycle count */
 245 #define CONFIG_SYS_DDR_SDRAM_CYCLE_COUNT_ROP 50 /* for 200MHZ -> 5.0 ns, 166MHZ -> 6.0, 133MHZ -> 7.50 ns */
 246
 247 /*ronen - this is the Tclk (MV64460 core) */
 248 #define CONFIG_SYS_TCLK         133000000
 249
 250
 251 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200, 230400 }
 252
 253 #define CONFIG_SYS_750FX_HID0           0x8000c084
 254 #define CONFIG_SYS_750FX_HID1           0x54800000
 255 #define CONFIG_SYS_750FX_HID2           0x00000000
 256
 257 /*
 258  * Low Level Configuration Settings
 259  * (address mappings, register initial values, etc.)
 260  * You should know what you are doing if you make changes here.
 261  */
 262
 263 /*-----------------------------------------------------------------------
 264  * Definitions for initial stack pointer and data area
 265  */
 266
 267 /*
 268  * When locking data in cache you should point the CONFIG_SYS_INIT_RAM_ADDRESS
 269  * To an unused memory region. The stack will remain in cache until RAM
 270  * is initialized
 271 */
 272 #define CONFIG_SYS_INIT_RAM_LOCK
 273 #define CONFIG_SYS_INIT_RAM_ADDR        0x40000000 /* unused memory region */
 274 #define CONFIG_SYS_INIT_RAM_SIZE        0x1000
 275 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 276
 277 #define RELOCATE_INTERNAL_RAM_ADDR
 278 #ifdef RELOCATE_INTERNAL_RAM_ADDR
 279         #define CONFIG_SYS_INTERNAL_RAM_ADDR    0xf8000000
 280 #endif
 281
 282 /*-----------------------------------------------------------------------
 283  * Start addresses for the final memory configuration
 284  * (Set up by the startup code)
 285  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 286  */
 287 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 288 /* Dummies for BAT 4-7 */
 289 #define CONFIG_SYS_SDRAM1_BASE          0x10000000      /* each 256 MByte */
 290 #define CONFIG_SYS_SDRAM2_BASE          0x20000000
 291 #define CONFIG_SYS_SDRAM3_BASE          0x30000000
 292 #define CONFIG_SYS_SDRAM4_BASE          0x40000000
 293 #define CONFIG_SYS_FLASH_BASE                   0xfff00000
 294
 295 #define CONFIG_SYS_DFL_BOOTCS_BASE      0xff800000
 296 #define CONFIG_VERY_BIG_RAM             /* we will use up to 256M memory for cause we are short of BATS*/
 297
 298 #define BRIDGE_REG_BASE_BOOTM 0xfbe00000 /* this paramaters are used when booting the linux kernel */
 299 #define UART_BASE_BOOTM       0xfbb00000 /* in order to be sync with the kernel parameters. */
 300 #define PCI0_IO_BASE_BOOTM    0xfd000000
 301
 302 #define CONFIG_SYS_RESET_ADDRESS                0xfff00100
 303 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
 304 #define CONFIG_SYS_MONITOR_BASE         CONFIG_SYS_FLASH_BASE
 305 #define CONFIG_SYS_MALLOC_LEN           (256 << 10)     /* Reserve 256 kB for malloc */
 306
 307 /* areas to map different things with the GT in physical space */
 308 #define CONFIG_SYS_DRAM_BANKS           4
 309
 310 /* What to put in the bats. */
 311 #define CONFIG_SYS_MISC_REGION_BASE     0xf0000000
 312
 313 /* Peripheral Device section */
 314
 315 /*******************************************************/
 316 /* We have on the db64460 Board :                  */
 317 /* GT-Chipset Register Area                             */
 318 /* GT-Chipset internal SRAM 256k                    */
 319 /* SRAM on external device module                  */
 320 /* Real time clock on external device module      */
 321 /* dobble UART on external device module         */
 322 /* Data flash on external device module             */
 323 /* Boot flash on external device module             */
 324 /*******************************************************/
 325 #define CONFIG_SYS_DFL_GT_REGS          0x14000000                              /* boot time GT_REGS */
 326 #define  CONFIG_SYS_DB64460_RESET_ADDR 0x14000000                               /* After power on Reset the DB64460 is here */
 327
 328 /*++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++*/
 329 #define CONFIG_SYS_GT_REGS              0xf1000000                              /* GT Registers will be mapped here */
 330 #define CONFIG_SYS_DEV_BASE             0xfc000000                              /* GT Devices CS start here */
 331
 332 #define CONFIG_SYS_DEV0_SPACE           CONFIG_SYS_DEV_BASE                             /* DEV_CS0 device modul sram */
 333 #define CONFIG_SYS_DEV1_SPACE           (CONFIG_SYS_DEV0_SPACE + CONFIG_SYS_DEV0_SIZE)  /* DEV_CS1 device modul real time clock (rtc) */
 334 #define CONFIG_SYS_DEV2_SPACE           (CONFIG_SYS_DEV1_SPACE + CONFIG_SYS_DEV1_SIZE)  /* DEV_CS2 device modul doubel uart (duart) */
 335 #define CONFIG_SYS_DEV3_SPACE           (CONFIG_SYS_DEV2_SPACE + CONFIG_SYS_DEV2_SIZE)  /* DEV_CS3 device modul large flash */
 336
 337 #define CONFIG_SYS_DEV0_SIZE             _8M                                    /* db64460 sram  @ 0xfc00.0000 */
 338 #define CONFIG_SYS_DEV1_SIZE             _8M                                    /* db64460 rtc   @ 0xfc80.0000 */
 339 #define CONFIG_SYS_DEV2_SIZE            _16M                                    /* db64460 duart @ 0xfd00.0000 */
 340 #define CONFIG_SYS_DEV3_SIZE            _16M                                    /* db64460 flash @ 0xfe00.0000 */
 341 /*++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++*/
 342
 343 /* Reset values for Port behavior (8bit/ 32bit, etc.) only corrected by device width */
 344 #define CONFIG_SYS_DEV0_PAR             0x8FEFFFFF                              /* 32Bit  sram */
 345 #define CONFIG_SYS_DEV1_PAR             0x8FCFFFFF                              /* 8Bit  rtc */
 346 #define CONFIG_SYS_DEV2_PAR             0x8FCFFFFF                              /* 8Bit duart */
 347 #define CONFIG_SYS_8BIT_BOOT_PAR        0x8FCFFFFF                              /* 8Bit flash */
 348 #define CONFIG_SYS_32BIT_BOOT_PAR       0x8FEFFFFF                              /* 32Bit flash */
 349
 350         /*   c    4    a      8     2     4    1      c         */
 351         /* 33 22|2222|22 22|111 1|11 11|1 1  |    |             */
 352         /* 10 98|7654|32 10|987 6|54 32|1 098|7 654|3 210       */
 353         /* 11|00|0100|10 10|100|0 00|10 0|100 0|001 1|100       */
 354         /*  3| 0|.... ..| 2| 4 |  0 |  4 |  8  |  3  | 4        */
 355
 356
 357 /* ronen - update MPP Control MV64460*/
 358 #define CONFIG_SYS_MPP_CONTROL_0        0x02222222
 359 #define CONFIG_SYS_MPP_CONTROL_1        0x11333011
 360 #define CONFIG_SYS_MPP_CONTROL_2        0x40431111
 361 #define CONFIG_SYS_MPP_CONTROL_3        0x00000044
 362
 363 /*# define CONFIG_SYS_SERIAL_PORT_MUX   0x00000102       0=hiZ  1=MPSC0 2=ETH 0 and 2 RMII */
 364
 365
 366 # define CONFIG_SYS_GPP_LEVEL_CONTROL   0x2c600000      /* 1111 1001 0000 1111 1100 0000 0000 0000*/
 367                                                         /* gpp[31]              gpp[30]         gpp[29]         gpp[28] */
 368                                 /* gpp[27]                      gpp[24]*/
 369                                                         /* gpp[19:14] */
 370
 371 /* setup new config_value for MV64460 DDR-RAM !! */
 372 # define CONFIG_SYS_SDRAM_CONFIG        0x58200400      /* 0x1400  copied from Dink32 bzw. VxWorks*/
 373
 374 #define CONFIG_SYS_DUART_IO             CONFIG_SYS_DEV2_SPACE
 375 #define CONFIG_SYS_DUART_CHAN           1               /* channel to use for console */
 376 #define CONFIG_SYS_INIT_CHAN1
 377 #define CONFIG_SYS_INIT_CHAN2
 378
 379 #define SRAM_BASE               CONFIG_SYS_DEV0_SPACE
 380 #define SRAM_SIZE               0x00100000              /* 1 MB of sram */
 381
 382
 383 /*-----------------------------------------------------------------------
 384  * PCI stuff
 385  *-----------------------------------------------------------------------
 386  */
 387
 388 #define PCI_HOST_ADAPTER 0              /* configure ar pci adapter     */
 389 #define PCI_HOST_FORCE  1               /* configure as pci host        */
 390 #define PCI_HOST_AUTO   2               /* detected via arbiter enable  */
 391
 392 #define CONFIG_PCI                      /* include pci support          */
 393 #define CONFIG_PCI_HOST PCI_HOST_FORCE  /* select pci host function     */
 394 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
 395 #define CONFIG_EEPRO100                 /* ronen - Support for Intel 82557/82559/82559ER chips */
 396
 397 /* PCI MEMORY MAP section */
 398 #define CONFIG_SYS_PCI0_MEM_BASE        0x80000000
 399 #define CONFIG_SYS_PCI0_MEM_SIZE        _128M
 400 #define CONFIG_SYS_PCI1_MEM_BASE        0x88000000
 401 #define CONFIG_SYS_PCI1_MEM_SIZE        _128M
 402
 403 #define CONFIG_SYS_PCI0_0_MEM_SPACE     (CONFIG_SYS_PCI0_MEM_BASE)
 404 #define CONFIG_SYS_PCI1_0_MEM_SPACE     (CONFIG_SYS_PCI1_MEM_BASE)
 405
 406 /* PCI I/O MAP section */
 407 #define CONFIG_SYS_PCI0_IO_BASE 0xfa000000
 408 #define CONFIG_SYS_PCI0_IO_SIZE _16M
 409 #define CONFIG_SYS_PCI1_IO_BASE 0xfb000000
 410 #define CONFIG_SYS_PCI1_IO_SIZE _16M
 411
 412 #define CONFIG_SYS_PCI0_IO_SPACE        (CONFIG_SYS_PCI0_IO_BASE)
 413 #define CONFIG_SYS_PCI0_IO_SPACE_PCI    (CONFIG_SYS_PCI0_IO_BASE) /* ronen we want phy=bus 0x00000000 */
 414 #define CONFIG_SYS_PCI1_IO_SPACE        (CONFIG_SYS_PCI1_IO_BASE)
 415 #define CONFIG_SYS_PCI1_IO_SPACE_PCI    (CONFIG_SYS_PCI1_IO_BASE) /* ronen we want phy=bus 0x00000000 */
 416
 417 #if defined (CONFIG_750CX)
 418 #define CONFIG_SYS_PCI_IDSEL 0x0
 419 #else
 420 #define CONFIG_SYS_PCI_IDSEL 0x30
 421 #endif
 422 /*----------------------------------------------------------------------
 423  * Initial BAT mappings
 424  */
 425
 426 /* NOTES:
 427  * 1) GUARDED and WRITE_THRU not allowed in IBATS
 428  * 2) CACHEINHIBIT and WRITETHROUGH not allowed together in same BAT
 429  */
 430
 431 /* SDRAM */
 432 #define CONFIG_SYS_IBAT0L (CONFIG_SYS_SDRAM_BASE | BATL_PP_RW | BATL_CACHEINHIBIT)
 433 #define CONFIG_SYS_IBAT0U (CONFIG_SYS_SDRAM_BASE | BATU_BL_256M | BATU_VS | BATU_VP)
 434 #define CONFIG_SYS_DBAT0L (CONFIG_SYS_SDRAM_BASE | BATL_PP_RW | BATL_CACHEINHIBIT | BATL_GUARDEDSTORAGE)
 435 #define CONFIG_SYS_DBAT0U CONFIG_SYS_IBAT0U
 436
 437 /* init ram */
 438 #define CONFIG_SYS_IBAT1L  (CONFIG_SYS_INIT_RAM_ADDR | BATL_PP_RW | BATL_MEMCOHERENCE)
 439 #define CONFIG_SYS_IBAT1U  (CONFIG_SYS_INIT_RAM_ADDR | BATU_BL_256K | BATU_VS | BATU_VP)
 440 #define CONFIG_SYS_DBAT1L  CONFIG_SYS_IBAT1L
 441 #define CONFIG_SYS_DBAT1U  CONFIG_SYS_IBAT1U
 442
 443 /* PCI0, PCI1 in one BAT */
 444 #define CONFIG_SYS_IBAT2L BATL_NO_ACCESS
 445 #define CONFIG_SYS_IBAT2U CONFIG_SYS_DBAT2U
 446 #define CONFIG_SYS_DBAT2L (CONFIG_SYS_PCI0_MEM_BASE | BATL_CACHEINHIBIT | BATL_PP_RW | BATL_GUARDEDSTORAGE)
 447 #define CONFIG_SYS_DBAT2U (CONFIG_SYS_PCI0_MEM_BASE | BATU_BL_256M | BATU_VS | BATU_VP)
 448
 449 /* GT regs, bootrom, all the devices, PCI I/O */
 450 #define CONFIG_SYS_IBAT3L (CONFIG_SYS_MISC_REGION_BASE | BATL_CACHEINHIBIT | BATL_PP_RW)
 451 #define CONFIG_SYS_IBAT3U (CONFIG_SYS_MISC_REGION_BASE | BATU_VS | BATU_VP | BATU_BL_256M)
 452 #define CONFIG_SYS_DBAT3L (CONFIG_SYS_MISC_REGION_BASE | BATL_CACHEINHIBIT | BATL_PP_RW | BATL_GUARDEDSTORAGE)
 453 #define CONFIG_SYS_DBAT3U CONFIG_SYS_IBAT3U
 454
 455 /* I2C addresses for the two DIMM SPD chips */
 456 #define DIMM0_I2C_ADDR  0x56
 457 #define DIMM1_I2C_ADDR  0x54
 458
 459 /*
 460  * For booting Linux, the board info and command line data
 461  * have to be in the first 8 MB of memory, since this is
 462  * the maximum mapped by the Linux kernel during initialization.
 463  */
 464 #define CONFIG_SYS_BOOTMAPSZ            (8<<20) /* Initial Memory map for Linux */
 465
 466 /*-----------------------------------------------------------------------
 467  * FLASH organization
 468  */
 469 #define CONFIG_SYS_MAX_FLASH_BANKS      2       /* max number of memory banks   */
 470 #define CONFIG_SYS_MAX_FLASH_SECT       67      /* max number of sectors on one chip */
 471
 472 #define CONFIG_SYS_EXTRA_FLASH_DEVICE   DEVICE3 /* extra flash at device 3 */
 473 #define CONFIG_SYS_EXTRA_FLASH_WIDTH    4       /* 32 bit */
 474 #define CONFIG_SYS_BOOT_FLASH_WIDTH     1       /* 8 bit */
 475
 476 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms) */
 477 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms) */
 478 #define CONFIG_SYS_FLASH_LOCK_TOUT      500     /* Timeout for Flash Lock (in ms) */
 479 #define CONFIG_SYS_FLASH_CFI            1
 480
 481 #define CONFIG_ENV_IS_IN_FLASH  1
 482 #define CONFIG_ENV_SIZE         0x1000  /* Total Size of Environment Sector */
 483 #define CONFIG_ENV_SECT_SIZE    0x10000
 484 #define CONFIG_ENV_ADDR       0xFFF78000 /* Marvell 8-Bit Bootflash last sector */
 485 /* #define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE+CONFIG_SYS_MONITOR_LEN-CONFIG_ENV_SECT_SIZE) */
 486
 487 /*-----------------------------------------------------------------------
 488  * Cache Configuration
 489  */
 490 #define CONFIG_SYS_CACHELINE_SIZE       32      /* For all MPC74xx CPUs          */
 491 #if defined(CONFIG_CMD_KGDB)
 492 #define CONFIG_SYS_CACHELINE_SHIFT      5       /* log base 2 of the above value */
 493 #endif
 494
 495 /*-----------------------------------------------------------------------
 496  * L2CR setup -- make sure this is right for your board!
 497  * look in include/mpc74xx.h for the defines used here
 498  */
 499
 500 #define CONFIG_SYS_L2
 501
 502
 503 #if defined (CONFIG_750CX) || defined (CONFIG_750FX)
 504 #define L2_INIT 0
 505 #else
 506
 507 #define L2_INIT         0
 508 /*
 509 #define L2_INIT         (L2CR_L2SIZ_2M | L2CR_L2CLK_3 | L2CR_L2RAM_BURST | \
 510                         L2CR_L2OH_5 | L2CR_L2CTL | L2CR_L2WT)
 511 */
 512 #endif
 513
 514 #define L2_ENABLE       (L2_INIT | L2CR_L2E)
 515
 516 #define CONFIG_SYS_BOARD_ASM_INIT       1
 517
 518 #endif  /* __CONFIG_H */