]> git.sur5r.net Git - u-boot/blob - include/configs/M5253EVBE.h
x86: Remove CONFIG_SYS_EARLY_PCI_INIT
[u-boot] / include / configs / M5253EVBE.h
1 /*
2  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
3  * Hayden Fraser (Hayden.Fraser@freescale.com)
4  *
5  * SPDX-License-Identifier:     GPL-2.0+
6  */
7
8 #ifndef _M5253EVBE_H
9 #define _M5253EVBE_H
10
11 #define CONFIG_M5253EVBE        /* define board type */
12
13 #define CONFIG_MCFTMR
14
15 #define CONFIG_MCFUART
16 #define CONFIG_SYS_UART_PORT            (0)
17 #define CONFIG_BAUDRATE         115200
18
19 #undef CONFIG_WATCHDOG          /* disable watchdog */
20
21 #define CONFIG_BOOTDELAY        5
22
23 /* Configuration for environment
24  * Environment is embedded in u-boot in the second sector of the flash
25  */
26 #ifndef CONFIG_MONITOR_IS_IN_RAM
27 #define CONFIG_ENV_OFFSET               0x4000
28 #define CONFIG_ENV_SECT_SIZE    0x2000
29 #define CONFIG_ENV_IS_IN_FLASH  1
30 #else
31 #define CONFIG_ENV_ADDR         0xffe04000
32 #define CONFIG_ENV_SECT_SIZE    0x2000
33 #define CONFIG_ENV_IS_IN_FLASH  1
34 #endif
35
36 #define LDS_BOARD_TEXT \
37         . = DEFINED(env_offset) ? env_offset : .; \
38         common/env_embedded.o      (.text)
39
40
41 /*
42  * BOOTP options
43  */
44 #undef CONFIG_BOOTP_BOOTFILESIZE
45 #undef CONFIG_BOOTP_BOOTPATH
46 #undef CONFIG_BOOTP_GATEWAY
47 #undef CONFIG_BOOTP_HOSTNAME
48
49 /*
50  * Command line configuration.
51  */
52 #define CONFIG_CMD_CACHE
53 #define CONFIG_CMD_EXT2
54 #define CONFIG_CMD_FAT
55 #define CONFIG_CMD_IDE
56
57 /* ATA */
58 #define CONFIG_DOS_PARTITION
59 #define CONFIG_MAC_PARTITION
60 #define CONFIG_IDE_RESET        1
61 #define CONFIG_IDE_PREINIT      1
62 #define CONFIG_ATAPI
63 #undef CONFIG_LBA48
64
65 #define CONFIG_SYS_IDE_MAXBUS           1
66 #define CONFIG_SYS_IDE_MAXDEVICE        2
67
68 #define CONFIG_SYS_ATA_BASE_ADDR        (CONFIG_SYS_MBAR2 + 0x800)
69 #define CONFIG_SYS_ATA_IDE0_OFFSET      0
70
71 #define CONFIG_SYS_ATA_DATA_OFFSET      0xA0    /* Offset for data I/O */
72 #define CONFIG_SYS_ATA_REG_OFFSET       0xA0    /* Offset for normal register accesses */
73 #define CONFIG_SYS_ATA_ALT_OFFSET       0xC0    /* Offset for alternate registers */
74 #define CONFIG_SYS_ATA_STRIDE           4       /* Interval between registers */
75
76 #define CONFIG_SYS_LONGHELP             /* undef to save memory */
77
78 #if defined(CONFIG_CMD_KGDB)
79 #define CONFIG_SYS_CBSIZE               1024    /* Console I/O Buffer Size */
80 #else
81 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size */
82 #endif
83 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)      /* Print Buffer Size */
84 #define CONFIG_SYS_MAXARGS              16      /* max number of command args */
85 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size */
86
87 #define CONFIG_SYS_LOAD_ADDR            0x00100000
88
89 #define CONFIG_SYS_MEMTEST_START        0x400
90 #define CONFIG_SYS_MEMTEST_END          0x380000
91
92 #undef CONFIG_SYS_PLL_BYPASS            /* bypass PLL for test purpose */
93 #define CONFIG_SYS_FAST_CLK
94 #ifdef CONFIG_SYS_FAST_CLK
95 #       define CONFIG_SYS_PLLCR 0x1243E054
96 #       define CONFIG_SYS_CLK           140000000
97 #else
98 #       define CONFIG_SYS_PLLCR 0x135a4140
99 #       define CONFIG_SYS_CLK           70000000
100 #endif
101
102 /*
103  * Low Level Configuration Settings
104  * (address mappings, register initial values, etc.)
105  * You should know what you are doing if you make changes here.
106  */
107
108 #define CONFIG_SYS_MBAR         0x10000000      /* Register Base Addrs */
109 #define CONFIG_SYS_MBAR2                0x80000000      /* Module Base Addrs 2 */
110
111 /*
112  * Definitions for initial stack pointer and data area (in DPRAM)
113  */
114 #define CONFIG_SYS_INIT_RAM_ADDR        0x20000000
115 #define CONFIG_SYS_INIT_RAM_SIZE        0x10000 /* Size of used area in internal SRAM */
116 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
117 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
118
119 /*
120  * Start addresses for the final memory configuration
121  * (Set up by the startup code)
122  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
123  */
124 #define CONFIG_SYS_SDRAM_BASE           0x00000000
125 #define CONFIG_SYS_SDRAM_SIZE           8       /* SDRAM size in MB */
126
127 #ifdef CONFIG_MONITOR_IS_IN_RAM
128 #define CONFIG_SYS_MONITOR_BASE 0x20000
129 #else
130 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
131 #endif
132
133 #define CONFIG_SYS_MONITOR_LEN          0x40000
134 #define CONFIG_SYS_MALLOC_LEN           (256 << 10)
135 #define CONFIG_SYS_BOOTPARAMS_LEN       (64*1024)
136
137 /*
138  * For booting Linux, the board info and command line data
139  * have to be in the first 8 MB of memory, since this is
140  * the maximum mapped by the Linux kernel during initialization ??
141  */
142 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
143 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
144
145 /* FLASH organization */
146 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_CS0_BASE
147 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks */
148 #define CONFIG_SYS_MAX_FLASH_SECT       35      /* max number of sectors on one chip */
149 #define CONFIG_SYS_FLASH_ERASE_TOUT     1000
150
151 #define CONFIG_SYS_FLASH_CFI            1
152 #define CONFIG_FLASH_CFI_DRIVER 1
153 #define CONFIG_SYS_FLASH_SIZE           0x200000
154 #define CONFIG_SYS_FLASH_CFI_WIDTH      FLASH_CFI_16BIT
155
156 /* Cache Configuration */
157 #define CONFIG_SYS_CACHELINE_SIZE       16
158
159 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
160                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
161 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
162                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
163 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_DCM)
164 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_FLASH_BASE | \
165                                          CF_ADDRMASK(2) | \
166                                          CF_ACR_EN | CF_ACR_SM_ALL)
167 #define CONFIG_SYS_CACHE_ACR1           (CONFIG_SYS_SDRAM_BASE | \
168                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
169                                          CF_ACR_EN | CF_ACR_SM_ALL)
170 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_CENB | CF_CACR_CEIB | \
171                                          CF_CACR_DBWE)
172
173 /* Port configuration */
174 #define CONFIG_SYS_FECI2C               0xF0
175
176 #define CONFIG_SYS_CS0_BASE             0xFFE00000
177 #define CONFIG_SYS_CS0_MASK             0x001F0021
178 #define CONFIG_SYS_CS0_CTRL             0x00001D80
179
180 /*-----------------------------------------------------------------------
181  * Port configuration
182  */
183 #define CONFIG_SYS_GPIO_FUNC            0x00000008      /* Set gpio pins: none */
184 #define CONFIG_SYS_GPIO1_FUNC           0x00df00f0      /* 36-39(SWITCH),48-52(FPGAs),54 */
185 #define CONFIG_SYS_GPIO_EN              0x00000008      /* Set gpio output enable */
186 #define CONFIG_SYS_GPIO1_EN             0x00c70000      /* Set gpio output enable */
187 #define CONFIG_SYS_GPIO_OUT             0x00000008      /* Set outputs to default state */
188 #define CONFIG_SYS_GPIO1_OUT            0x00c70000      /* Set outputs to default state */
189 #define CONFIG_SYS_GPIO1_LED            0x00400000      /* user led */
190
191 #endif                          /* _M5253EVB_H */