]> git.sur5r.net Git - u-boot/blob - include/configs/PIP405.h
Re-factoring the legacy NAND code (legacy NAND now only in board-specific
[u-boot] / include / configs / PIP405.h
1 /*
2  * (C) Copyright 2001
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * board/config.h - configuration options, board specific
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 /***********************************************************
32  * High Level Configuration Options
33  * (easy to change)
34  ***********************************************************/
35 #define CONFIG_405GP            1       /* This is a PPC405 CPU         */
36 #define CONFIG_4xx              1       /* ...member of PPC4xx family   */
37 #define CONFIG_PIP405           1       /* ...on a PIP405 board         */
38 /***********************************************************
39  * Clock
40  ***********************************************************/
41 #define CONFIG_SYS_CLK_FREQ     33000000 /* external frequency to pll   */
42
43 /***********************************************************
44  * Command definitions
45  ***********************************************************/
46 #define CONFIG_COMMANDS         \
47                        (CONFIG_CMD_DFL  | \
48                         CFG_CMD_IDE     | \
49                         CFG_CMD_DHCP    | \
50                         CFG_CMD_PCI     | \
51                         CFG_CMD_CACHE   | \
52                         CFG_CMD_IRQ     | \
53                         CFG_CMD_ECHO    | \
54                         CFG_CMD_EEPROM  | \
55                         CFG_CMD_I2C     | \
56                         CFG_CMD_REGINFO | \
57                         CFG_CMD_FDC     | \
58                         CFG_CMD_SCSI    | \
59                         CFG_CMD_FAT     | \
60                         CFG_CMD_DATE    | \
61                         CFG_CMD_ELF     | \
62                         CFG_CMD_USB     | \
63                         CFG_CMD_MII     | \
64                         CFG_CMD_SDRAM   | \
65                         CFG_CMD_DOC     | \
66                         CFG_CMD_PING    | \
67                         CFG_CMD_SAVES   | \
68                         CFG_CMD_BSP     )
69 /* this must be included AFTER the definition of CONFIG_COMMANDS  (if any) */
70 #include <cmd_confdefs.h>
71
72 #define CFG_NAND_LEGACY
73
74 #define  CFG_HUSH_PARSER
75 #define  CFG_PROMPT_HUSH_PS2 "> "
76 /**************************************************************
77  * I2C Stuff:
78  * the PIP405 is equiped with an Atmel 24C128/256 EEPROM at address
79  * 0x53.
80  * Caution: on the same bus is the SPD (Serial Presens Detect
81  * EEPROM of the SDRAM
82  * The Atmel EEPROM uses 16Bit addressing.
83  ***************************************************************/
84 #define CONFIG_HARD_I2C                 /* I2c with hardware support */
85 #define CFG_I2C_SPEED           50000   /* I2C speed and slave address */
86 #define CFG_I2C_SLAVE           0x7F
87
88 #define CFG_I2C_EEPROM_ADDR     0x53
89 #define CFG_I2C_EEPROM_ADDR_LEN 2
90 #define CFG_ENV_IS_IN_EEPROM    1       /* use EEPROM for environment vars */
91 #define CFG_ENV_OFFSET          0x000   /* environment starts at the beginning of the EEPROM */
92 #define CFG_ENV_SIZE            0x800   /* 2 kBytes may be used for env vars */
93
94 #undef CFG_I2C_EEPROM_ADDR_OVERFLOW
95 #define CFG_EEPROM_PAGE_WRITE_BITS 6    /* The Atmel 24C128/256 has     */
96                                         /* 64 byte page write mode using*/
97                                         /* last 6 bits of the address   */
98 #define CFG_EEPROM_PAGE_WRITE_ENABLE    /* enable Page write */
99 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  10      /* and takes up to 10 msec */
100
101
102 /***************************************************************
103  * Definitions for Serial Presence Detect EEPROM address
104  * (to get SDRAM settings)
105  ***************************************************************/
106 #define SPD_EEPROM_ADDRESS      0x50
107
108 #define CONFIG_BOARD_EARLY_INIT_F
109 /**************************************************************
110  * Environment definitions
111  **************************************************************/
112 #define CONFIG_BAUDRATE         9600    /* STD Baudrate */
113
114
115 #define CONFIG_BOOTDELAY        5
116 /* autoboot (do NOT change this set environment variable "bootdelay" to -1 instead) */
117 /* #define CONFIG_BOOT_RETRY_TIME       -10     /XXX* feature is available but not enabled */
118 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check console even if bootdelay = 0 */
119
120
121 #define CONFIG_BOOTCOMMAND      "diskboot 400000 0:1; bootm" /* autoboot command                */
122 #define CONFIG_BOOTARGS         "console=ttyS0,9600 root=/dev/hda5" /* boot arguments */
123
124 #define CONFIG_IPADDR           10.0.0.100
125 #define CONFIG_SERVERIP         10.0.0.1
126 #define CONFIG_PREBOOT
127 /***************************************************************
128  * defines if the console is stored in the environment
129  ***************************************************************/
130 #define CFG_CONSOLE_IS_IN_ENV   /* stdin, stdout and stderr are in evironment */
131 /***************************************************************
132  * defines if an overwrite_console function exists
133  *************************************************************/
134 #define CFG_CONSOLE_OVERWRITE_ROUTINE
135 #define CFG_CONSOLE_INFO_QUIET
136 /***************************************************************
137  * defines if the overwrite_console should be stored in the
138  * environment
139  **************************************************************/
140 #undef CFG_CONSOLE_ENV_OVERWRITE
141
142 /**************************************************************
143  * loads config
144  *************************************************************/
145 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
146 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
147
148 #define CONFIG_MISC_INIT_R
149 /***********************************************************
150  * Miscellaneous configurable options
151  **********************************************************/
152 #define CFG_LONGHELP                    /* undef to save memory         */
153 #define CFG_PROMPT      "=> "           /* Monitor Command Prompt       */
154 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
155 #define CFG_CBSIZE      1024            /* Console I/O Buffer Size      */
156 #else
157 #define CFG_CBSIZE      256             /* Console I/O Buffer Size      */
158 #endif
159 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
160 #define CFG_MAXARGS     16              /* max number of command args   */
161 #define CFG_BARGSIZE    CFG_CBSIZE      /* Boot Argument Buffer Size    */
162
163 #define CFG_MEMTEST_START       0x0100000       /* memtest works on     */
164 #define CFG_MEMTEST_END         0x0C00000       /* 1 ... 12 MB in DRAM  */
165
166 #undef  CFG_EXT_SERIAL_CLOCK           /* no external serial clock used */
167 #define CFG_BASE_BAUD       691200
168
169 /* The following table includes the supported baudrates */
170 #define CFG_BAUDRATE_TABLE      \
171         { 300, 600, 1200, 2400, 4800, 9600, 19200, 38400,     \
172          57600, 115200, 230400, 460800, 921600 }
173
174 #define CFG_LOAD_ADDR           0x400000        /* default load address */
175 #define CFG_EXTBDINFO           1       /* To use extended board_into (bd_t) */
176
177 #define CFG_HZ          1000            /* decrementer freq: 1 ms ticks */
178
179 /*-----------------------------------------------------------------------
180  * PCI stuff
181  *-----------------------------------------------------------------------
182  */
183 #define PCI_HOST_ADAPTER 0              /* configure ar pci adapter     */
184 #define PCI_HOST_FORCE  1               /* configure as pci host        */
185 #define PCI_HOST_AUTO   2               /* detected via arbiter enable  */
186
187 #define CONFIG_PCI                      /* include pci support          */
188 #define CONFIG_PCI_HOST PCI_HOST_FORCE  /* configure as pci-host        */
189 #define CONFIG_PCI_PNP                  /* pci plug-and-play            */
190                                         /* resource configuration       */
191 #define CFG_PCI_SUBSYS_VENDORID 0x0000  /* PCI Vendor ID: to-do!!!      */
192 #define CFG_PCI_SUBSYS_DEVICEID 0x0000  /* PCI Device ID: to-do!!!      */
193 #define CFG_PCI_PTM1LA  0x00000000      /* point to sdram               */
194 #define CFG_PCI_PTM1MS  0x80000001      /* 2GB, enable hard-wired to 1  */
195 #define CFG_PCI_PTM1PCI 0x00000000      /* Host: use this pci address   */
196 #define CFG_PCI_PTM2LA  0x00000000      /* disabled                     */
197 #define CFG_PCI_PTM2MS  0x00000000      /* disabled                     */
198 #define CFG_PCI_PTM2PCI 0x00000000      /* Host: use this pci address   */
199
200 /*-----------------------------------------------------------------------
201  * Start addresses for the final memory configuration
202  * (Set up by the startup code)
203  * Please note that CFG_SDRAM_BASE _must_ start at 0
204  */
205 #define CFG_SDRAM_BASE          0x00000000
206 #define CFG_FLASH_BASE          0xFFF80000
207 #define CFG_MONITOR_BASE        CFG_FLASH_BASE
208 #define CFG_MONITOR_LEN         (512 * 1024)    /* Reserve 512 kB for Monitor   */
209 #define CFG_MALLOC_LEN          (1024 * 1024)   /* Reserve 1024 kB for malloc() */
210
211 /*
212  * For booting Linux, the board info and command line data
213  * have to be in the first 8 MB of memory, since this is
214  * the maximum mapped by the Linux kernel during initialization.
215  */
216 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
217 /*-----------------------------------------------------------------------
218  * FLASH organization
219  */
220 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
221 #define CFG_MAX_FLASH_SECT      256     /* max number of sectors on one chip    */
222
223 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
224 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
225
226 /*-----------------------------------------------------------------------
227  * Cache Configuration
228  */
229 #define CFG_DCACHE_SIZE         8192    /* For AMCC 405 CPUs                    */
230 #define CFG_CACHELINE_SIZE      32      /* ...                  */
231 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
232 #define CFG_CACHELINE_SHIFT     5       /* log base 2 of the above value        */
233 #endif
234
235 /*
236  * Init Memory Controller:
237  */
238 #define FLASH_MAX_SIZE          0x00800000              /* 8MByte max */
239 #define FLASH_BASE_PRELIM       0xFF800000  /* open the flash CS */
240 /* Size: 0=1MB, 1=2MB, 2=4MB, 3=8MB, 4=16MB, 5=32MB, 6=64MB, 7=128MB */
241 #define FLASH_SIZE_PRELIM        3  /* maximal flash FLASH size bank #0 */
242
243 #define CONFIG_BOARD_EARLY_INIT_F
244
245 /* Configuration Port location */
246 #define CONFIG_PORT_ADDR        0xF4000000
247 #define MULTI_PURPOSE_SOCKET_ADDR 0xF8000000
248
249
250 /*-----------------------------------------------------------------------
251  * Definitions for initial stack pointer and data area (in On Chip SRAM)
252  */
253 #define CFG_TEMP_STACK_OCM      1
254 #define CFG_OCM_DATA_ADDR       0xF0000000
255 #define CFG_OCM_DATA_SIZE       0x1000
256 #define CFG_INIT_RAM_ADDR       CFG_OCM_DATA_ADDR       /* inside of On Chip SRAM    */
257 #define CFG_INIT_RAM_END        CFG_OCM_DATA_SIZE       /* End of On Chip SRAM         */
258 #define CFG_GBL_DATA_SIZE       64              /* size in bytes reserved for initial data */
259 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
260 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
261
262 /*
263  * Internal Definitions
264  *
265  * Boot Flags
266  */
267 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
268 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
269
270
271 /***********************************************************************
272  * External peripheral base address
273  ***********************************************************************/
274 #define CFG_ISA_IO_BASE_ADDRESS 0xE8000000
275
276 /***********************************************************************
277  * Last Stage Init
278  ***********************************************************************/
279 #define CONFIG_LAST_STAGE_INIT
280 /************************************************************
281  * Ethernet Stuff
282  ***********************************************************/
283 #define CONFIG_MII              1       /* MII PHY management           */
284 #define CONFIG_PHY_ADDR         1       /* PHY address                  */
285 #define CONFIG_CS8952_PHY       1       /* its a CS8952 PHY             */
286 /************************************************************
287  * RTC
288  ***********************************************************/
289 #define CONFIG_RTC_MC146818
290 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
291
292 /************************************************************
293  * IDE/ATA stuff
294  ************************************************************/
295 #define CFG_IDE_MAXBUS          2   /* max. 2 IDE busses        */
296 #define CFG_IDE_MAXDEVICE       (CFG_IDE_MAXBUS*2) /* max. 2 drives per IDE bus */
297
298 #define CFG_ATA_BASE_ADDR       CFG_ISA_IO_BASE_ADDRESS /* base address */
299 #define CFG_ATA_IDE0_OFFSET     0x01F0  /* ide0 offste */
300 #define CFG_ATA_IDE1_OFFSET     0x0170  /* ide1 offset */
301 #define CFG_ATA_DATA_OFFSET     0       /* data reg offset      */
302 #define CFG_ATA_REG_OFFSET      0       /* reg offset */
303 #define CFG_ATA_ALT_OFFSET      0x200   /* alternate register offset */
304
305 #undef  CONFIG_IDE_8xx_DIRECT           /* no pcmcia interface required */
306 #undef  CONFIG_IDE_LED                  /* no led for ide supported     */
307 #define CONFIG_IDE_RESET                /* reset for ide supported...   */
308 #define CONFIG_IDE_RESET_ROUTINE        /* with a special reset function */
309 #define CONFIG_SUPPORT_VFAT
310
311 /************************************************************
312  * ATAPI support (experimental)
313  ************************************************************/
314 #define CONFIG_ATAPI                    /* enable ATAPI Support */
315
316 /************************************************************
317  * SCSI support (experimental) only SYM53C8xx supported
318  ************************************************************/
319 #define CONFIG_SCSI_SYM53C8XX
320 #define CFG_SCSI_MAX_LUN        8       /* number of supported LUNs */
321 #define CFG_SCSI_MAX_SCSI_ID    7       /* maximum SCSI ID (0..6) */
322 #define CFG_SCSI_MAX_DEVICE     CFG_SCSI_MAX_SCSI_ID * CFG_SCSI_MAX_LUN /* maximum Target devices */
323 #define CFG_SCSI_SPIN_UP_TIME   2
324
325 /************************************************************
326  * Disk-On-Chip configuration
327  ************************************************************/
328 #define CFG_MAX_DOC_DEVICE      1       /* Max number of DOC devices            */
329 #define CFG_DOC_SHORT_TIMEOUT
330 #define CFG_DOC_SUPPORT_2000
331 #define CFG_DOC_SUPPORT_MILLENNIUM
332
333 /************************************************************
334  * DISK Partition support
335  ************************************************************/
336 #define CONFIG_DOS_PARTITION
337 #define CONFIG_MAC_PARTITION
338 #define CONFIG_ISO_PARTITION /* Experimental */
339
340 /************************************************************
341  * Keyboard support
342  ************************************************************/
343 #define CONFIG_ISA_KEYBOARD
344
345 /************************************************************
346  * Video support
347  ************************************************************/
348 #define CONFIG_VIDEO                    /*To enable video controller support */
349 #define CONFIG_VIDEO_CT69000
350 #define CONFIG_CFB_CONSOLE
351 #define CONFIG_VIDEO_LOGO
352 #define CONFIG_CONSOLE_EXTRA_INFO
353 #define CONFIG_VGA_AS_SINGLE_DEVICE
354 #define CONFIG_VIDEO_SW_CURSOR
355 #define CONFIG_VIDEO_ONBOARD            /* Video controller is on-board */
356
357 /************************************************************
358  * USB support
359  ************************************************************/
360 #define CONFIG_USB_UHCI
361 #define CONFIG_USB_KEYBOARD
362 #define CONFIG_USB_STORAGE
363
364 /* Enable needed helper functions */
365 #define CFG_DEVICE_DEREGISTER           /* needs device_deregister */
366
367 /************************************************************
368  * Debug support
369  ************************************************************/
370 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
371 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
372 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
373 #endif
374
375 /************************************************************
376  * support BZIP2 compression
377  ************************************************************/
378 #define CONFIG_BZIP2            1
379
380 /************************************************************
381  * Ident
382  ************************************************************/
383 #define VERSION_TAG "released"
384 #define CONFIG_ISO_STRING "MEV-10066-001"
385 #define CONFIG_IDENT_STRING "\n(c) 2002 by MPL AG Switzerland, " CONFIG_ISO_STRING " " VERSION_TAG
386
387
388 #endif  /* __CONFIG_H */