git.sur5r.net Git - u-boot/blob - include/configs/bf518f-ezbrd.h

   1 /*
   2  * U-boot - Configuration file for BF518F EZBrd board
   3  */
   4
   5 #ifndef __CONFIG_BF518F_EZBRD_H__
   6 #define __CONFIG_BF518F_EZBRD_H__
   7
   8 #include <asm/blackfin-config-pre.h>
   9
  10
  11 /*
  12  * Processor Settings
  13  */
  14 #define CONFIG_BFIN_CPU             bf518-0.0
  15 #define CONFIG_BFIN_BOOT_MODE       BFIN_BOOT_PARA
  16
  17
  18 /*
  19  * Clock Settings
  20  *      CCLK = (CLKIN * VCO_MULT) / CCLK_DIV
  21  *      SCLK = (CLKIN * VCO_MULT) / SCLK_DIV
  22  */
  23 /* CONFIG_CLKIN_HZ is any value in Hz                                   */
  24 #define CONFIG_CLKIN_HZ                 25000000
  25 /* CLKIN_HALF controls the DF bit in PLL_CTL      0 = CLKIN             */
  26 /*                                                1 = CLKIN / 2         */
  27 #define CONFIG_CLKIN_HALF               0
  28 /* PLL_BYPASS controls the BYPASS bit in PLL_CTL  0 = do not bypass     */
  29 /*                                                1 = bypass PLL        */
  30 #define CONFIG_PLL_BYPASS               0
  31 /* VCO_MULT controls the MSEL (multiplier) bits in PLL_CTL              */
  32 /* Values can range from 0-63 (where 0 means 64)                        */
  33 #define CONFIG_VCO_MULT                 16
  34 /* CCLK_DIV controls the core clock divider                             */
  35 /* Values can be 1, 2, 4, or 8 ONLY                                     */
  36 #define CONFIG_CCLK_DIV                 1
  37 /* SCLK_DIV controls the system clock divider                           */
  38 /* Values can range from 1-15                                           */
  39 #define CONFIG_SCLK_DIV                 5
  40
  41
  42 /*
  43  * Memory Settings
  44  */
  45 /* This board has a 64meg MT48H32M16 */
  46 #define CONFIG_MEM_ADD_WDTH     10
  47 #define CONFIG_MEM_SIZE         64
  48
  49 #define CONFIG_EBIU_SDRRC_VAL   0x0096
  50 #define CONFIG_EBIU_SDGCTL_VAL  (SCTLE | CL_3 | PASR_ALL | TRAS_6 | TRP_3 | TRCD_3 | TWR_2 | PSS)
  51
  52 #define CONFIG_EBIU_AMGCTL_VAL  (AMCKEN | AMBEN_ALL)
  53 #define CONFIG_EBIU_AMBCTL0_VAL (B1WAT_15 | B1RAT_15 | B1HT_3 | B1RDYPOL | B0WAT_15 | B0RAT_15 | B0HT_3 | B0RDYPOL)
  54 #define CONFIG_EBIU_AMBCTL1_VAL (B3WAT_15 | B3RAT_15 | B3HT_3 | B3RDYPOL | B2WAT_15 | B2RAT_15 | B2HT_3 | B2RDYPOL)
  55
  56 #define CONFIG_SYS_MONITOR_LEN  (384 * 1024)
  57 #define CONFIG_SYS_MALLOC_LEN   (384 * 1024)
  58
  59
  60 /*
  61  * Network Settings
  62  */
  63 #if !defined(__ADSPBF512__) && !defined(__ADSPBF514__)
  64 #define ADI_CMDS_NETWORK        1
  65 #define CONFIG_BFIN_MAC
  66 #define CONFIG_NETCONSOLE       1
  67 #define CONFIG_NET_MULTI        1
  68 #endif
  69 #define CONFIG_HOSTNAME         bf518f-ezbrd
  70 #define CONFIG_PHY_ADDR         3
  71 /* Uncomment next line to use fixed MAC address */
  72 /* #define CONFIG_ETHADDR       02:80:ad:20:31:e8 */
  73
  74
  75 /*
  76  * Flash Settings
  77  */
  78 #define CONFIG_FLASH_CFI_DRIVER
  79 #define CONFIG_SYS_FLASH_BASE           0x20000000
  80 #define CONFIG_SYS_FLASH_CFI
  81 #define CONFIG_SYS_FLASH_PROTECTION
  82 #define CONFIG_SYS_MAX_FLASH_BANKS      1
  83 #define CONFIG_SYS_MAX_FLASH_SECT       71
  84
  85
  86 /*
  87  * SPI Settings
  88  */
  89 #define CONFIG_BFIN_SPI
  90 #define CONFIG_ENV_SPI_MAX_HZ   30000000
  91 #define CONFIG_SF_DEFAULT_HZ    30000000
  92 #define CONFIG_SPI_FLASH
  93 #define CONFIG_SPI_FLASH_STMICRO
  94
  95
  96 /*
  97  * Env Storage Settings
  98  */
  99 #if (CONFIG_BFIN_BOOT_MODE == BFIN_BOOT_SPI_MASTER)
 100 #define CONFIG_ENV_IS_IN_SPI_FLASH
 101 #define CONFIG_ENV_OFFSET       0x10000
 102 #define CONFIG_ENV_SIZE         0x2000
 103 #define CONFIG_ENV_SECT_SIZE    0x10000
 104 #else
 105 #define CONFIG_ENV_IS_IN_FLASH
 106 #define CONFIG_ENV_OFFSET       0x4000
 107 #define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE + CONFIG_ENV_OFFSET)
 108 #define CONFIG_ENV_SIZE         0x2000
 109 #define CONFIG_ENV_SECT_SIZE    0x2000
 110 #endif
 111 #define ENV_IS_EMBEDDED_CUSTOM
 112
 113
 114 /*
 115  * I2C Settings
 116  */
 117 #define CONFIG_BFIN_TWI_I2C     1
 118 #define CONFIG_HARD_I2C         1
 119 #define CONFIG_SYS_I2C_SPEED    50000
 120 #define CONFIG_SYS_I2C_SLAVE    0
 121
 122
 123 /*
 124  * SDH Settings
 125  */
 126 #if !defined(__ADSPBF512__)
 127 #define CONFIG_MMC
 128 #define CONFIG_BFIN_SDH
 129 #endif
 130
 131
 132 /*
 133  * Misc Settings
 134  */
 135 #define CONFIG_BOARD_EARLY_INIT_F
 136 #define CONFIG_MISC_INIT_R
 137 #define CONFIG_RTC_BFIN
 138 #define CONFIG_UART_CONSOLE     0
 139
 140
 141 /*
 142  * Pull in common ADI header for remaining command/environment setup
 143  */
 144 #include <configs/bfin_adi_common.h>
 145
 146 #include <asm/blackfin-config-post.h>
 147
 148 #endif