]> git.sur5r.net Git - u-boot/blob - include/configs/ep8248.h
Merge branch 'denx'
[u-boot] / include / configs / ep8248.h
1 /*
2  * Copyright (C) 2004 Arabella Software Ltd.
3  * Yuli Barcohen <yuli@arabellasw.com>
4  *
5  * U-Boot configuration for Embedded Planet EP8248 boards.
6  *
7  * See file CREDITS for list of people who contributed to this
8  * project.
9  *
10  * This program is free software; you can redistribute it and/or
11  * modify it under the terms of the GNU General Public License as
12  * published by the Free Software Foundation; either version 2 of
13  * the License, or (at your option) any later version.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  * You should have received a copy of the GNU General Public License
21  * along with this program; if not, write to the Free Software
22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
23  * MA 02111-1307 USA
24  */
25
26 #ifndef __CONFIG_H
27 #define __CONFIG_H
28
29 #define CONFIG_MPC8248
30 #define CPU_ID_STR              "MPC8248"
31
32 #define CONFIG_EP8248                   /* Embedded Planet EP8248 board */
33
34 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
35
36 /* Allow serial number (serial#) and MAC address (ethaddr) to be overwritten */
37 #define CONFIG_ENV_OVERWRITE
38
39 /*
40  * Select serial console configuration
41  *
42  * If either CONFIG_CONS_ON_SMC or CONFIG_CONS_ON_SCC is selected, then
43  * CONFIG_CONS_INDEX must be set to the channel number (1-2 for SMC, 1-4
44  * for SCC).
45  */
46 #define CONFIG_CONS_ON_SMC              /* Console is on SMC         */
47 #undef  CONFIG_CONS_ON_SCC              /* It's not on SCC           */
48 #undef  CONFIG_CONS_NONE                /* It's not on external UART */
49 #define CONFIG_CONS_INDEX       1       /* SMC1 is used for console  */
50
51 #define CFG_BCSR                0xFA000000
52
53 /*
54  * Select ethernet configuration
55  *
56  * If either CONFIG_ETHER_ON_SCC or CONFIG_ETHER_ON_FCC is selected,
57  * then CONFIG_ETHER_INDEX must be set to the channel number (1-4 for
58  * SCC, 1-3 for FCC)
59  *
60  * If CONFIG_ETHER_NONE is defined, then either the ethernet routines
61  * must be defined elsewhere (as for the console), or CONFIG_CMD_NET
62  * must be unset.
63  */
64 #undef  CONFIG_ETHER_ON_SCC             /* Ethernet is not on SCC */
65 #define CONFIG_ETHER_ON_FCC             /* Ethernet is on FCC     */
66 #undef  CONFIG_ETHER_NONE               /* No external Ethernet   */
67
68 #ifdef CONFIG_ETHER_ON_FCC
69
70 #define CONFIG_ETHER_INDEX      1       /* FCC1 is used for Ethernet */
71
72 #if   (CONFIG_ETHER_INDEX == 1)
73
74 /* - Rx clock is CLK10
75  * - Tx clock is CLK11
76  * - BDs/buffers on 60x bus
77  * - Full duplex
78  */
79 #define CFG_CMXFCR_MASK (CMXFCR_FC1 | CMXFCR_RF1CS_MSK | CMXFCR_TF1CS_MSK)
80 #define CFG_CMXFCR_VALUE        (CMXFCR_RF1CS_CLK10 | CMXFCR_TF1CS_CLK11)
81 #define CFG_CPMFCR_RAMTYPE      0
82 #define CFG_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
83
84 #elif (CONFIG_ETHER_INDEX == 2)
85
86 /* - Rx clock is CLK13
87  * - Tx clock is CLK14
88  * - BDs/buffers on 60x bus
89  * - Full duplex
90  */
91 #define CFG_CMXFCR_MASK (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
92 #define CFG_CMXFCR_VALUE        (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
93 #define CFG_CPMFCR_RAMTYPE      0
94 #define CFG_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
95
96 #endif /* CONFIG_ETHER_INDEX */
97
98 #define CONFIG_MII                      /* MII PHY management        */
99 #define CONFIG_BITBANGMII               /* Bit-banged MDIO interface */
100 /*
101  * GPIO pins used for bit-banged MII communications
102  */
103 #define MDIO_PORT               0       /* Not used - implemented in BCSR */
104 #define MDIO_ACTIVE             (*(vu_char *)(CFG_BCSR + 8) &= 0xFB)
105 #define MDIO_TRISTATE           (*(vu_char *)(CFG_BCSR + 8) |= 0x04)
106 #define MDIO_READ               (*(vu_char *)(CFG_BCSR + 8) & 1)
107
108 #define MDIO(bit)               if(bit) *(vu_char *)(CFG_BCSR + 8) |= 0x01; \
109                                 else    *(vu_char *)(CFG_BCSR + 8) &= 0xFE
110
111 #define MDC(bit)                if(bit) *(vu_char *)(CFG_BCSR + 8) |= 0x02; \
112                                 else    *(vu_char *)(CFG_BCSR + 8) &= 0xFD
113
114 #define MIIDELAY                udelay(1)
115
116 #endif /* CONFIG_ETHER_ON_FCC */
117
118 #ifndef CONFIG_8260_CLKIN
119 #define CONFIG_8260_CLKIN       66000000        /* in Hz */
120 #endif
121
122 #define CONFIG_BAUDRATE         38400
123
124
125 /*
126  * BOOTP options
127  */
128 #define CONFIG_BOOTP_BOOTFILESIZE
129 #define CONFIG_BOOTP_BOOTPATH
130 #define CONFIG_BOOTP_GATEWAY
131 #define CONFIG_BOOTP_HOSTNAME
132
133
134 /*
135  * Command line configuration.
136  */
137 #include <config_cmd_default.h>
138
139 #define CONFIG_CMD_DHCP
140 #define CONFIG_CMD_ECHO
141 #define CONFIG_CMD_I2C
142 #define CONFIG_CMD_IMMAP
143 #define CONFIG_CMD_MII
144 #define CONFIG_CMD_PING
145
146
147 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
148 #define CONFIG_BOOTCOMMAND      "bootm FF860000"        /* autoboot command */
149 #define CONFIG_BOOTARGS         "root=/dev/mtdblock1 rw mtdparts=phys:7M(root),-(root)ro"
150
151 #if defined(CONFIG_CMD_KGDB)
152 #undef  CONFIG_KGDB_ON_SMC              /* define if kgdb on SMC */
153 #define CONFIG_KGDB_ON_SCC              /* define if kgdb on SCC */
154 #undef  CONFIG_KGDB_NONE                /* define if kgdb on something else */
155 #define CONFIG_KGDB_INDEX       1       /* which serial channel for kgdb */
156 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
157 #endif
158
159 #define CONFIG_BZIP2    /* include support for bzip2 compressed images */
160 #undef  CONFIG_WATCHDOG                 /* disable platform specific watchdog */
161
162 /*
163  * Miscellaneous configurable options
164  */
165 #define CFG_HUSH_PARSER
166 #define CFG_PROMPT_HUSH_PS2     "> "
167 #define CFG_LONGHELP                    /* undef to save memory     */
168 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
169 #if defined(CONFIG_CMD_KGDB)
170 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
171 #else
172 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
173 #endif
174 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size  */
175 #define CFG_MAXARGS             16              /* max number of command args */
176 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size  */
177
178 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
179 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
180
181 #define CFG_LOAD_ADDR           0x100000        /* default load address */
182
183 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
184
185 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
186
187 #define CFG_FLASH_BASE          0xFF800000
188 #define CFG_FLASH_CFI
189 #define CONFIG_FLASH_CFI_DRIVER
190 #define CFG_MAX_FLASH_BANKS     1       /* max num of flash banks       */
191 #define CFG_MAX_FLASH_SECT      256     /* max num of sects on one chip */
192
193 #define CFG_DIRECT_FLASH_TFTP
194
195 #if defined(CONFIG_CMD_JFFS2)
196 #define CFG_JFFS2_FIRST_BANK    0
197 #define CFG_JFFS2_NUM_BANKS     CFG_MAX_FLASH_BANKS
198 #define CFG_JFFS2_FIRST_SECTOR  0
199 #define CFG_JFFS2_LAST_SECTOR   62
200 #define CFG_JFFS2_SORT_FRAGMENTS
201 #define CFG_JFFS_CUSTOM_PART
202 #endif
203
204 #if defined(CONFIG_CMD_I2C)
205 #define CONFIG_HARD_I2C         1       /* To enable I2C support        */
206 #define CFG_I2C_SPEED           100000  /* I2C speed                    */
207 #define CFG_I2C_SLAVE           0x7F    /* I2C slave address            */
208 #endif
209
210 #define CFG_MONITOR_BASE        TEXT_BASE
211 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
212 #define CFG_RAMBOOT
213 #endif
214
215 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256KB for Monitor */
216
217 #define CFG_ENV_IS_IN_FLASH
218
219 #ifdef CFG_ENV_IS_IN_FLASH
220 #define CFG_ENV_SECT_SIZE       0x20000
221 #define CFG_ENV_ADDR            (CFG_MONITOR_BASE + CFG_MONITOR_LEN)
222 #endif /* CFG_ENV_IS_IN_FLASH */
223
224 #define CFG_DEFAULT_IMMR        0x00010000
225
226 #define CFG_IMMR                0xF0000000
227
228 #define CFG_INIT_RAM_ADDR       CFG_IMMR
229 #define CFG_INIT_RAM_END        0x2000  /* End of used area in DPRAM    */
230 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
231 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
232 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
233
234 /* Hard reset configuration word */
235 #define CFG_HRCW_MASTER         0x0C40025A /* Not used - provided by FPGA */
236 /* No slaves */
237 #define CFG_HRCW_SLAVE1         0
238 #define CFG_HRCW_SLAVE2         0
239 #define CFG_HRCW_SLAVE3         0
240 #define CFG_HRCW_SLAVE4         0
241 #define CFG_HRCW_SLAVE5         0
242 #define CFG_HRCW_SLAVE6         0
243 #define CFG_HRCW_SLAVE7         0
244
245 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH */
246 #define BOOTFLAG_WARM           0x02    /* Software reboot                  */
247
248 #define CFG_MALLOC_LEN          (4096 << 10)    /* Reserve 4 MB for malloc()    */
249 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
250
251 #define CFG_CACHELINE_SIZE      32      /* For MPC8260 CPUs */
252 #if defined(CONFIG_CMD_KGDB)
253 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
254 #endif
255
256 #define CFG_HID0_INIT           0
257 #define CFG_HID0_FINAL          (HID0_ICE | HID0_IFEM | HID0_ABE)
258
259 #define CFG_HID2                0
260
261 #define CFG_SIUMCR              0x01240200
262 #define CFG_SYPCR               0xFFFF0683
263 #define CFG_BCR                 0x00000000
264 #define CFG_SCCR                SCCR_DFBRG01
265
266 #define CFG_RMR                 RMR_CSRE
267 #define CFG_TMCNTSC             (TMCNTSC_SEC|TMCNTSC_ALR|TMCNTSC_TCF|TMCNTSC_TCE)
268 #define CFG_PISCR               (PISCR_PS|PISCR_PTF|PISCR_PTE)
269 #define CFG_RCCR                0
270
271 #define CFG_MPTPR               0x1300
272 #define CFG_PSDMR               0x82672522
273 #define CFG_PSRT                0x4B
274
275 #define CFG_SDRAM_BASE          0x00000000
276 #define CFG_SDRAM_BR            (CFG_SDRAM_BASE | 0x00001841)
277 #define CFG_SDRAM_OR            0xFF0030C0
278
279 #define CFG_BR0_PRELIM          (CFG_FLASH_BASE | 0x00001801)
280 #define CFG_OR0_PRELIM          0xFF8008C2
281 #define CFG_BR2_PRELIM          (CFG_BCSR | 0x00000801)
282 #define CFG_OR2_PRELIM          0xFFF00864
283
284 #define CFG_RESET_ADDRESS       0xC0000000
285
286 #endif /* __CONFIG_H */