]> git.sur5r.net Git - u-boot/blob - include/configs/exynos5250-dt.h
Merge branch 'master' of git://git.denx.de/u-boot-arm
[u-boot] / include / configs / exynos5250-dt.h
1 /*
2  * Copyright (C) 2012 Samsung Electronics
3  *
4  * Configuration settings for the SAMSUNG EXYNOS5250 board.
5  *
6  * See file CREDITS for list of people who contributed to this
7  * project.
8  *
9  * This program is free software; you can redistribute it and/or
10  * modify it under the terms of the GNU General Public License as
11  * published by the Free Software Foundation; either version 2 of
12  * the License, or (at your option) any later version.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  * You should have received a copy of the GNU General Public License
20  * along with this program; if not, write to the Free Software
21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
22  * MA 02111-1307 USA
23  */
24
25 #ifndef __CONFIG_H
26 #define __CONFIG_H
27
28 /* High Level Configuration Options */
29 #define CONFIG_SAMSUNG                  /* in a SAMSUNG core */
30 #define CONFIG_S5P                      /* S5P Family */
31 #define CONFIG_EXYNOS5                  /* which is in a Exynos5 Family */
32 #define CONFIG_SMDK5250                 /* which is in a SMDK5250 */
33
34 #include <asm/arch/cpu.h>               /* get chip and board defs */
35
36 #define CONFIG_SYS_GENERIC_BOARD
37 #define CONFIG_ARCH_CPU_INIT
38 #define CONFIG_DISPLAY_CPUINFO
39 #define CONFIG_DISPLAY_BOARDINFO
40
41 /* Enable fdt support for Exynos5250 */
42 #define CONFIG_ARCH_DEVICE_TREE         exynos5250
43 #define CONFIG_OF_CONTROL
44 #define CONFIG_OF_SEPARATE
45
46 /* Keep L2 Cache Disabled */
47 #define CONFIG_SYS_DCACHE_OFF
48
49 #define CONFIG_SYS_SDRAM_BASE           0x40000000
50 #define CONFIG_SYS_TEXT_BASE            0x43E00000
51
52 /* input clock of PLL: SMDK5250 has 24MHz input clock */
53 #define CONFIG_SYS_CLK_FREQ             24000000
54
55 #define CONFIG_SETUP_MEMORY_TAGS
56 #define CONFIG_CMDLINE_TAG
57 #define CONFIG_INITRD_TAG
58 #define CONFIG_CMDLINE_EDITING
59
60 /* MACH_TYPE_SMDK5250 macro will be removed once added to mach-types */
61 #define MACH_TYPE_SMDK5250              3774
62 #define CONFIG_MACH_TYPE                MACH_TYPE_SMDK5250
63
64 /* Power Down Modes */
65 #define S5P_CHECK_SLEEP                 0x00000BAD
66 #define S5P_CHECK_DIDLE                 0xBAD00000
67 #define S5P_CHECK_LPA                   0xABAD0000
68
69 /* Offset for inform registers */
70 #define INFORM0_OFFSET                  0x800
71 #define INFORM1_OFFSET                  0x804
72
73 /* Size of malloc() pool */
74 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + (4 << 20))
75
76 /* select serial console configuration */
77 #define CONFIG_SERIAL3                  /* use SERIAL 3 */
78 #define CONFIG_BAUDRATE                 115200
79 #define EXYNOS5_DEFAULT_UART_OFFSET     0x010000
80
81 /* Console configuration */
82 #define CONFIG_CONSOLE_MUX
83 #define CONFIG_SYS_CONSOLE_IS_IN_ENV
84 #define EXYNOS_DEVICE_SETTINGS \
85                 "stdin=serial\0" \
86                 "stdout=serial,lcd\0" \
87                 "stderr=serial,lcd\0"
88
89 #define CONFIG_EXTRA_ENV_SETTINGS \
90         EXYNOS_DEVICE_SETTINGS
91
92 #define TZPC_BASE_OFFSET                0x10000
93
94 /* SD/MMC configuration */
95 #define CONFIG_GENERIC_MMC
96 #define CONFIG_MMC
97 #define CONFIG_SDHCI
98 #define CONFIG_S5P_SDHCI
99
100 #define CONFIG_BOARD_EARLY_INIT_F
101
102 /* PWM */
103 #define CONFIG_PWM
104
105 /* allow to overwrite serial and ethaddr */
106 #define CONFIG_ENV_OVERWRITE
107
108 /* Command definition*/
109 #include <config_cmd_default.h>
110
111 #define CONFIG_CMD_PING
112 #define CONFIG_CMD_ELF
113 #define CONFIG_CMD_MMC
114 #define CONFIG_CMD_EXT2
115 #define CONFIG_CMD_FAT
116 #define CONFIG_CMD_NET
117
118 #define CONFIG_BOOTDELAY                3
119 #define CONFIG_ZERO_BOOTDELAY_CHECK
120
121 /* USB */
122 #define CONFIG_CMD_USB
123 #define CONFIG_USB_EHCI
124 #define CONFIG_USB_EHCI_EXYNOS
125 #define CONFIG_USB_STORAGE
126
127 /* MMC SPL */
128 #define CONFIG_SPL
129 #define COPY_BL2_FNPTR_ADDR     0x02020030
130
131 /* specific .lds file */
132 #define CONFIG_SPL_LDSCRIPT     "board/samsung/smdk5250/smdk5250-uboot-spl.lds"
133 #define CONFIG_SPL_TEXT_BASE    0x02023400
134 #define CONFIG_SPL_MAX_SIZE     (14 * 1024)
135
136 #define CONFIG_BOOTCOMMAND      "mmc read 40007000 451 2000; bootm 40007000"
137
138 /* Miscellaneous configurable options */
139 #define CONFIG_SYS_LONGHELP             /* undef to save memory */
140 #define CONFIG_SYS_HUSH_PARSER          /* use "hush" command parser    */
141 #define CONFIG_SYS_PROMPT               "SMDK5250 # "
142 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size */
143 #define CONFIG_SYS_PBSIZE               384     /* Print Buffer Size */
144 #define CONFIG_SYS_MAXARGS              16      /* max number of command args */
145 #define CONFIG_DEFAULT_CONSOLE          "console=ttySAC1,115200n8\0"
146 /* Boot Argument Buffer Size */
147 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
148 /* memtest works on */
149 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE
150 #define CONFIG_SYS_MEMTEST_END          (CONFIG_SYS_SDRAM_BASE + 0x5E00000)
151 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + 0x3E00000)
152
153 #define CONFIG_SYS_HZ                   1000
154
155 #define CONFIG_RD_LVL
156
157 #define CONFIG_NR_DRAM_BANKS    8
158 #define SDRAM_BANK_SIZE         (256UL << 20UL) /* 256 MB */
159 #define PHYS_SDRAM_1            CONFIG_SYS_SDRAM_BASE
160 #define PHYS_SDRAM_1_SIZE       SDRAM_BANK_SIZE
161 #define PHYS_SDRAM_2            (CONFIG_SYS_SDRAM_BASE + SDRAM_BANK_SIZE)
162 #define PHYS_SDRAM_2_SIZE       SDRAM_BANK_SIZE
163 #define PHYS_SDRAM_3            (CONFIG_SYS_SDRAM_BASE + (2 * SDRAM_BANK_SIZE))
164 #define PHYS_SDRAM_3_SIZE       SDRAM_BANK_SIZE
165 #define PHYS_SDRAM_4            (CONFIG_SYS_SDRAM_BASE + (3 * SDRAM_BANK_SIZE))
166 #define PHYS_SDRAM_4_SIZE       SDRAM_BANK_SIZE
167 #define PHYS_SDRAM_5            (CONFIG_SYS_SDRAM_BASE + (4 * SDRAM_BANK_SIZE))
168 #define PHYS_SDRAM_5_SIZE       SDRAM_BANK_SIZE
169 #define PHYS_SDRAM_6            (CONFIG_SYS_SDRAM_BASE + (5 * SDRAM_BANK_SIZE))
170 #define PHYS_SDRAM_6_SIZE       SDRAM_BANK_SIZE
171 #define PHYS_SDRAM_7            (CONFIG_SYS_SDRAM_BASE + (6 * SDRAM_BANK_SIZE))
172 #define PHYS_SDRAM_7_SIZE       SDRAM_BANK_SIZE
173 #define PHYS_SDRAM_8            (CONFIG_SYS_SDRAM_BASE + (7 * SDRAM_BANK_SIZE))
174 #define PHYS_SDRAM_8_SIZE       SDRAM_BANK_SIZE
175
176 #define CONFIG_SYS_MONITOR_BASE 0x00000000
177
178 /* FLASH and environment organization */
179 #define CONFIG_SYS_NO_FLASH
180 #undef CONFIG_CMD_IMLS
181 #define CONFIG_IDENT_STRING             " for SMDK5250"
182
183 #define CONFIG_SYS_MMC_ENV_DEV          0
184
185 #define CONFIG_SECURE_BL1_ONLY
186
187 /* Secure FW size configuration */
188 #ifdef  CONFIG_SECURE_BL1_ONLY
189 #define CONFIG_SEC_FW_SIZE              (8 << 10)       /* 8KB */
190 #else
191 #define CONFIG_SEC_FW_SIZE              0
192 #endif
193
194 /* Configuration of BL1, BL2, ENV Blocks on mmc */
195 #define CONFIG_RES_BLOCK_SIZE   (512)
196 #define CONFIG_BL1_SIZE         (16 << 10) /*16 K reserved for BL1*/
197 #define CONFIG_BL2_SIZE         (512UL << 10UL) /* 512 KB */
198 #define CONFIG_ENV_SIZE         (16 << 10)      /* 16 KB */
199
200 #define CONFIG_BL1_OFFSET       (CONFIG_RES_BLOCK_SIZE + CONFIG_SEC_FW_SIZE)
201 #define CONFIG_BL2_OFFSET       (CONFIG_BL1_OFFSET + CONFIG_BL1_SIZE)
202 #define CONFIG_ENV_OFFSET       (CONFIG_BL2_OFFSET + CONFIG_BL2_SIZE)
203
204 /* U-boot copy size from boot Media to DRAM.*/
205 #define BL2_START_OFFSET        (CONFIG_BL2_OFFSET/512)
206 #define BL2_SIZE_BLOC_COUNT     (CONFIG_BL2_SIZE/512)
207
208 #define OM_STAT                         (0x1f << 1)
209 #define EXYNOS_COPY_SPI_FNPTR_ADDR      0x02020058
210 #define SPI_FLASH_UBOOT_POS             (CONFIG_SEC_FW_SIZE + CONFIG_BL1_SIZE)
211
212 #define CONFIG_DOS_PARTITION
213
214 #define CONFIG_IRAM_STACK       0x02050000
215
216 #define CONFIG_SYS_INIT_SP_ADDR (CONFIG_SYS_LOAD_ADDR - 0x1000000)
217
218 /* I2C */
219 #define CONFIG_SYS_I2C_INIT_BOARD
220 #define CONFIG_HARD_I2C
221 #define CONFIG_CMD_I2C
222 #define CONFIG_SYS_I2C_SPEED    100000          /* 100 Kbps */
223 #define CONFIG_DRIVER_S3C24X0_I2C
224 #define CONFIG_I2C_MULTI_BUS
225 #define CONFIG_MAX_I2C_NUM      8
226 #define CONFIG_SYS_I2C_SLAVE    0x0
227 #define CONFIG_I2C_EDID
228
229 /* PMIC */
230 #define CONFIG_PMIC
231 #define CONFIG_PMIC_I2C
232 #define CONFIG_PMIC_MAX77686
233
234 /* SPI */
235 #define CONFIG_ENV_IS_IN_SPI_FLASH
236 #define CONFIG_SPI_FLASH
237
238 #ifdef CONFIG_SPI_FLASH
239 #define CONFIG_EXYNOS_SPI
240 #define CONFIG_CMD_SF
241 #define CONFIG_CMD_SPI
242 #define CONFIG_SPI_FLASH_WINBOND
243 #define CONFIG_SF_DEFAULT_MODE          SPI_MODE_0
244 #define CONFIG_SF_DEFAULT_SPEED         50000000
245 #define EXYNOS5_SPI_NUM_CONTROLLERS     5
246 #endif
247
248 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
249 #define CONFIG_ENV_SPI_MODE     SPI_MODE_0
250 #define CONFIG_ENV_SECT_SIZE    CONFIG_ENV_SIZE
251 #define CONFIG_ENV_SPI_BUS      1
252 #define CONFIG_ENV_SPI_MAX_HZ   50000000
253 #endif
254
255 /* PMIC */
256 #define CONFIG_POWER
257 #define CONFIG_POWER_I2C
258 #define CONFIG_POWER_MAX77686
259
260 /* SPI */
261 #define CONFIG_ENV_IS_IN_SPI_FLASH
262 #define CONFIG_SPI_FLASH
263
264 #ifdef CONFIG_SPI_FLASH
265 #define CONFIG_EXYNOS_SPI
266 #define CONFIG_CMD_SF
267 #define CONFIG_CMD_SPI
268 #define CONFIG_SPI_FLASH_WINBOND
269 #define CONFIG_SF_DEFAULT_MODE          SPI_MODE_0
270 #define CONFIG_SF_DEFAULT_SPEED         50000000
271 #define EXYNOS5_SPI_NUM_CONTROLLERS     5
272 #endif
273
274 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
275 #define CONFIG_ENV_SPI_MODE     SPI_MODE_0
276 #define CONFIG_ENV_SECT_SIZE    CONFIG_ENV_SIZE
277 #define CONFIG_ENV_SPI_BUS      1
278 #define CONFIG_ENV_SPI_MAX_HZ   50000000
279 #endif
280
281 /* Ethernet Controllor Driver */
282 #ifdef CONFIG_CMD_NET
283 #define CONFIG_SMC911X
284 #define CONFIG_SMC911X_BASE             0x5000000
285 #define CONFIG_SMC911X_16_BIT
286 #define CONFIG_ENV_SROM_BANK            1
287 #endif /*CONFIG_CMD_NET*/
288
289 /* Enable PXE Support */
290 #ifdef CONFIG_CMD_NET
291 #define CONFIG_CMD_PXE
292 #define CONFIG_MENU
293 #endif
294
295 /* Sound */
296 #define CONFIG_CMD_SOUND
297 #ifdef CONFIG_CMD_SOUND
298 #define CONFIG_SOUND
299 #define CONFIG_I2S
300 #define CONFIG_SOUND_WM8994
301 #endif
302
303 /* Enable devicetree support */
304 #define CONFIG_OF_LIBFDT
305
306 /* SHA hashing */
307 #define CONFIG_CMD_HASH
308 #define CONFIG_HASH_VERIFY
309 #define CONFIG_SHA1
310 #define CONFIG_SHA256
311
312 /* Display */
313 #define CONFIG_LCD
314 #ifdef CONFIG_LCD
315 #define CONFIG_EXYNOS_FB
316 #define CONFIG_EXYNOS_DP
317 #define LCD_XRES                        2560
318 #define LCD_YRES                        1600
319 #define LCD_BPP                 LCD_COLOR16
320 #endif
321
322 #endif  /* __CONFIG_H */