]> git.sur5r.net Git - u-boot/blob - include/configs/exynos5250-dt.h
Merge branch 'master' of git://git.denx.de/u-boot-video
[u-boot] / include / configs / exynos5250-dt.h
1 /*
2  * Copyright (C) 2012 Samsung Electronics
3  *
4  * Configuration settings for the SAMSUNG EXYNOS5250 board.
5  *
6  * See file CREDITS for list of people who contributed to this
7  * project.
8  *
9  * This program is free software; you can redistribute it and/or
10  * modify it under the terms of the GNU General Public License as
11  * published by the Free Software Foundation; either version 2 of
12  * the License, or (at your option) any later version.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  * You should have received a copy of the GNU General Public License
20  * along with this program; if not, write to the Free Software
21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
22  * MA 02111-1307 USA
23  */
24
25 #ifndef __CONFIG_H
26 #define __CONFIG_H
27
28 /* High Level Configuration Options */
29 #define CONFIG_SAMSUNG                  /* in a SAMSUNG core */
30 #define CONFIG_S5P                      /* S5P Family */
31 #define CONFIG_EXYNOS5                  /* which is in a Exynos5 Family */
32 #define CONFIG_SMDK5250                 /* which is in a SMDK5250 */
33
34 #include <asm/arch/cpu.h>               /* get chip and board defs */
35
36 #define CONFIG_ARCH_CPU_INIT
37 #define CONFIG_DISPLAY_CPUINFO
38 #define CONFIG_DISPLAY_BOARDINFO
39
40 /* Enable fdt support for Exynos5250 */
41 #define CONFIG_ARCH_DEVICE_TREE         exynos5250
42 #define CONFIG_OF_CONTROL
43 #define CONFIG_OF_SEPARATE
44
45 /* Keep L2 Cache Disabled */
46 #define CONFIG_SYS_DCACHE_OFF
47
48 #define CONFIG_SYS_SDRAM_BASE           0x40000000
49 #define CONFIG_SYS_TEXT_BASE            0x43E00000
50
51 /* input clock of PLL: SMDK5250 has 24MHz input clock */
52 #define CONFIG_SYS_CLK_FREQ             24000000
53
54 #define CONFIG_SETUP_MEMORY_TAGS
55 #define CONFIG_CMDLINE_TAG
56 #define CONFIG_INITRD_TAG
57 #define CONFIG_CMDLINE_EDITING
58
59 /* MACH_TYPE_SMDK5250 macro will be removed once added to mach-types */
60 #define MACH_TYPE_SMDK5250              3774
61 #define CONFIG_MACH_TYPE                MACH_TYPE_SMDK5250
62
63 /* Power Down Modes */
64 #define S5P_CHECK_SLEEP                 0x00000BAD
65 #define S5P_CHECK_DIDLE                 0xBAD00000
66 #define S5P_CHECK_LPA                   0xABAD0000
67
68 /* Offset for inform registers */
69 #define INFORM0_OFFSET                  0x800
70 #define INFORM1_OFFSET                  0x804
71
72 /* Size of malloc() pool */
73 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + (4 << 20))
74
75 /* select serial console configuration */
76 #define CONFIG_SERIAL3                  /* use SERIAL 3 */
77 #define CONFIG_BAUDRATE                 115200
78 #define EXYNOS5_DEFAULT_UART_OFFSET     0x010000
79
80 /* Console configuration */
81 #define CONFIG_CONSOLE_MUX
82 #define CONFIG_SYS_CONSOLE_IS_IN_ENV
83 #define EXYNOS_DEVICE_SETTINGS \
84                 "stdin=serial\0" \
85                 "stdout=serial,lcd\0" \
86                 "stderr=serial,lcd\0"
87
88 #define CONFIG_EXTRA_ENV_SETTINGS \
89         EXYNOS_DEVICE_SETTINGS
90
91 #define TZPC_BASE_OFFSET                0x10000
92
93 /* SD/MMC configuration */
94 #define CONFIG_GENERIC_MMC
95 #define CONFIG_MMC
96 #define CONFIG_SDHCI
97 #define CONFIG_S5P_SDHCI
98
99 #define CONFIG_BOARD_EARLY_INIT_F
100
101 /* PWM */
102 #define CONFIG_PWM
103
104 /* allow to overwrite serial and ethaddr */
105 #define CONFIG_ENV_OVERWRITE
106
107 /* Command definition*/
108 #include <config_cmd_default.h>
109
110 #define CONFIG_CMD_PING
111 #define CONFIG_CMD_ELF
112 #define CONFIG_CMD_MMC
113 #define CONFIG_CMD_EXT2
114 #define CONFIG_CMD_FAT
115 #define CONFIG_CMD_NET
116
117 #define CONFIG_BOOTDELAY                3
118 #define CONFIG_ZERO_BOOTDELAY_CHECK
119
120 /* USB */
121 #define CONFIG_CMD_USB
122 #define CONFIG_USB_EHCI
123 #define CONFIG_USB_EHCI_EXYNOS
124 #define CONFIG_USB_STORAGE
125
126 /* MMC SPL */
127 #define CONFIG_SPL
128 #define COPY_BL2_FNPTR_ADDR     0x02020030
129
130 /* specific .lds file */
131 #define CONFIG_SPL_LDSCRIPT     "board/samsung/smdk5250/smdk5250-uboot-spl.lds"
132 #define CONFIG_SPL_TEXT_BASE    0x02023400
133 #define CONFIG_SPL_MAX_SIZE     (14 * 1024)
134
135 #define CONFIG_BOOTCOMMAND      "mmc read 40007000 451 2000; bootm 40007000"
136
137 /* Miscellaneous configurable options */
138 #define CONFIG_SYS_LONGHELP             /* undef to save memory */
139 #define CONFIG_SYS_HUSH_PARSER          /* use "hush" command parser    */
140 #define CONFIG_SYS_PROMPT               "SMDK5250 # "
141 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size */
142 #define CONFIG_SYS_PBSIZE               384     /* Print Buffer Size */
143 #define CONFIG_SYS_MAXARGS              16      /* max number of command args */
144 #define CONFIG_DEFAULT_CONSOLE          "console=ttySAC1,115200n8\0"
145 /* Boot Argument Buffer Size */
146 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
147 /* memtest works on */
148 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE
149 #define CONFIG_SYS_MEMTEST_END          (CONFIG_SYS_SDRAM_BASE + 0x5E00000)
150 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + 0x3E00000)
151
152 #define CONFIG_SYS_HZ                   1000
153
154 #define CONFIG_RD_LVL
155
156 #define CONFIG_NR_DRAM_BANKS    8
157 #define SDRAM_BANK_SIZE         (256UL << 20UL) /* 256 MB */
158 #define PHYS_SDRAM_1            CONFIG_SYS_SDRAM_BASE
159 #define PHYS_SDRAM_1_SIZE       SDRAM_BANK_SIZE
160 #define PHYS_SDRAM_2            (CONFIG_SYS_SDRAM_BASE + SDRAM_BANK_SIZE)
161 #define PHYS_SDRAM_2_SIZE       SDRAM_BANK_SIZE
162 #define PHYS_SDRAM_3            (CONFIG_SYS_SDRAM_BASE + (2 * SDRAM_BANK_SIZE))
163 #define PHYS_SDRAM_3_SIZE       SDRAM_BANK_SIZE
164 #define PHYS_SDRAM_4            (CONFIG_SYS_SDRAM_BASE + (3 * SDRAM_BANK_SIZE))
165 #define PHYS_SDRAM_4_SIZE       SDRAM_BANK_SIZE
166 #define PHYS_SDRAM_5            (CONFIG_SYS_SDRAM_BASE + (4 * SDRAM_BANK_SIZE))
167 #define PHYS_SDRAM_5_SIZE       SDRAM_BANK_SIZE
168 #define PHYS_SDRAM_6            (CONFIG_SYS_SDRAM_BASE + (5 * SDRAM_BANK_SIZE))
169 #define PHYS_SDRAM_6_SIZE       SDRAM_BANK_SIZE
170 #define PHYS_SDRAM_7            (CONFIG_SYS_SDRAM_BASE + (6 * SDRAM_BANK_SIZE))
171 #define PHYS_SDRAM_7_SIZE       SDRAM_BANK_SIZE
172 #define PHYS_SDRAM_8            (CONFIG_SYS_SDRAM_BASE + (7 * SDRAM_BANK_SIZE))
173 #define PHYS_SDRAM_8_SIZE       SDRAM_BANK_SIZE
174
175 #define CONFIG_SYS_MONITOR_BASE 0x00000000
176
177 /* FLASH and environment organization */
178 #define CONFIG_SYS_NO_FLASH
179 #undef CONFIG_CMD_IMLS
180 #define CONFIG_IDENT_STRING             " for SMDK5250"
181
182 #define CONFIG_SYS_MMC_ENV_DEV          0
183
184 #define CONFIG_SECURE_BL1_ONLY
185
186 /* Secure FW size configuration */
187 #ifdef  CONFIG_SECURE_BL1_ONLY
188 #define CONFIG_SEC_FW_SIZE              (8 << 10)       /* 8KB */
189 #else
190 #define CONFIG_SEC_FW_SIZE              0
191 #endif
192
193 /* Configuration of BL1, BL2, ENV Blocks on mmc */
194 #define CONFIG_RES_BLOCK_SIZE   (512)
195 #define CONFIG_BL1_SIZE         (16 << 10) /*16 K reserved for BL1*/
196 #define CONFIG_BL2_SIZE         (512UL << 10UL) /* 512 KB */
197 #define CONFIG_ENV_SIZE         (16 << 10)      /* 16 KB */
198
199 #define CONFIG_BL1_OFFSET       (CONFIG_RES_BLOCK_SIZE + CONFIG_SEC_FW_SIZE)
200 #define CONFIG_BL2_OFFSET       (CONFIG_BL1_OFFSET + CONFIG_BL1_SIZE)
201 #define CONFIG_ENV_OFFSET       (CONFIG_BL2_OFFSET + CONFIG_BL2_SIZE)
202
203 /* U-boot copy size from boot Media to DRAM.*/
204 #define BL2_START_OFFSET        (CONFIG_BL2_OFFSET/512)
205 #define BL2_SIZE_BLOC_COUNT     (CONFIG_BL2_SIZE/512)
206
207 #define OM_STAT                         (0x1f << 1)
208 #define EXYNOS_COPY_SPI_FNPTR_ADDR      0x02020058
209 #define SPI_FLASH_UBOOT_POS             (CONFIG_SEC_FW_SIZE + CONFIG_BL1_SIZE)
210
211 #define CONFIG_DOS_PARTITION
212
213 #define CONFIG_IRAM_STACK       0x02050000
214
215 #define CONFIG_SYS_INIT_SP_ADDR (CONFIG_SYS_LOAD_ADDR - 0x1000000)
216
217 /* I2C */
218 #define CONFIG_SYS_I2C_INIT_BOARD
219 #define CONFIG_HARD_I2C
220 #define CONFIG_CMD_I2C
221 #define CONFIG_SYS_I2C_SPEED    100000          /* 100 Kbps */
222 #define CONFIG_DRIVER_S3C24X0_I2C
223 #define CONFIG_I2C_MULTI_BUS
224 #define CONFIG_MAX_I2C_NUM      8
225 #define CONFIG_SYS_I2C_SLAVE    0x0
226 #define CONFIG_I2C_EDID
227
228 /* PMIC */
229 #define CONFIG_PMIC
230 #define CONFIG_PMIC_I2C
231 #define CONFIG_PMIC_MAX77686
232
233 /* SPI */
234 #define CONFIG_ENV_IS_IN_SPI_FLASH
235 #define CONFIG_SPI_FLASH
236
237 #ifdef CONFIG_SPI_FLASH
238 #define CONFIG_EXYNOS_SPI
239 #define CONFIG_CMD_SF
240 #define CONFIG_CMD_SPI
241 #define CONFIG_SPI_FLASH_WINBOND
242 #define CONFIG_SF_DEFAULT_MODE          SPI_MODE_0
243 #define CONFIG_SF_DEFAULT_SPEED         50000000
244 #define EXYNOS5_SPI_NUM_CONTROLLERS     5
245 #endif
246
247 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
248 #define CONFIG_ENV_SPI_MODE     SPI_MODE_0
249 #define CONFIG_ENV_SECT_SIZE    CONFIG_ENV_SIZE
250 #define CONFIG_ENV_SPI_BUS      1
251 #define CONFIG_ENV_SPI_MAX_HZ   50000000
252 #endif
253
254 /* PMIC */
255 #define CONFIG_POWER
256 #define CONFIG_POWER_I2C
257 #define CONFIG_POWER_MAX77686
258
259 /* SPI */
260 #define CONFIG_ENV_IS_IN_SPI_FLASH
261 #define CONFIG_SPI_FLASH
262
263 #ifdef CONFIG_SPI_FLASH
264 #define CONFIG_EXYNOS_SPI
265 #define CONFIG_CMD_SF
266 #define CONFIG_CMD_SPI
267 #define CONFIG_SPI_FLASH_WINBOND
268 #define CONFIG_SF_DEFAULT_MODE          SPI_MODE_0
269 #define CONFIG_SF_DEFAULT_SPEED         50000000
270 #define EXYNOS5_SPI_NUM_CONTROLLERS     5
271 #endif
272
273 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
274 #define CONFIG_ENV_SPI_MODE     SPI_MODE_0
275 #define CONFIG_ENV_SECT_SIZE    CONFIG_ENV_SIZE
276 #define CONFIG_ENV_SPI_BUS      1
277 #define CONFIG_ENV_SPI_MAX_HZ   50000000
278 #endif
279
280 /* Ethernet Controllor Driver */
281 #ifdef CONFIG_CMD_NET
282 #define CONFIG_SMC911X
283 #define CONFIG_SMC911X_BASE             0x5000000
284 #define CONFIG_SMC911X_16_BIT
285 #define CONFIG_ENV_SROM_BANK            1
286 #endif /*CONFIG_CMD_NET*/
287
288 /* Enable PXE Support */
289 #ifdef CONFIG_CMD_NET
290 #define CONFIG_CMD_PXE
291 #define CONFIG_MENU
292 #endif
293
294 /* Sound */
295 #define CONFIG_CMD_SOUND
296 #ifdef CONFIG_CMD_SOUND
297 #define CONFIG_SOUND
298 #define CONFIG_I2S
299 #define CONFIG_SOUND_WM8994
300 #endif
301
302 /* Enable devicetree support */
303 #define CONFIG_OF_LIBFDT
304
305 /* SHA hashing */
306 #define CONFIG_CMD_HASH
307 #define CONFIG_HASH_VERIFY
308 #define CONFIG_SHA1
309 #define CONFIG_SHA256
310
311 /* Display */
312 #define CONFIG_LCD
313 #ifdef CONFIG_LCD
314 #define CONFIG_EXYNOS_FB
315 #define CONFIG_EXYNOS_DP
316 #define LCD_XRES                        2560
317 #define LCD_YRES                        1600
318 #define LCD_BPP                 LCD_COLOR16
319 #endif
320
321 #endif  /* __CONFIG_H */