]> git.sur5r.net Git - u-boot/blob - include/configs/hmi1001.h
83xx: Replace CONFIG_MPC83[0-9]X with MPC83[0-9]x
[u-boot] / include / configs / hmi1001.h
1 /*
2  * (C) Copyright 2003-2005
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 #ifndef __CONFIG_H
25 #define __CONFIG_H
26
27 /*
28  * High Level Configuration Options
29  * (easy to change)
30  */
31
32 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU               */
33 #define CONFIG_MPC5200          1       /* (more precisely an MPC5200 CPU)      */
34 #define CONFIG_HMI1001          1       /* HMI1001 board                        */
35
36 #define CONFIG_SYS_MPC5XXX_CLKIN        33000000 /* ... running at 33.000000MHz         */
37
38 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH     */
39 #define BOOTFLAG_WARM           0x02    /* Software reboot                      */
40
41 #define CONFIG_BOARD_EARLY_INIT_R
42
43 #define CONFIG_HIGH_BATS        1       /* High BATs supported                  */
44
45 /*
46  * Serial console configuration
47  */
48 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1   */
49 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps    */
50 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200, 230400 }
51
52 /* Partitions */
53 #define CONFIG_DOS_PARTITION
54
55
56 /*
57  * BOOTP options
58  */
59 #define CONFIG_BOOTP_BOOTFILESIZE
60 #define CONFIG_BOOTP_BOOTPATH
61 #define CONFIG_BOOTP_GATEWAY
62 #define CONFIG_BOOTP_HOSTNAME
63
64
65 /*
66  * Command line configuration.
67  */
68 #include <config_cmd_default.h>
69
70 #define CONFIG_CMD_DATE
71 #define CONFIG_CMD_DISPLAY
72 #define CONFIG_CMD_DHCP
73 #define CONFIG_CMD_EEPROM
74 #define CONFIG_CMD_I2C
75 #define CONFIG_CMD_IDE
76 #define CONFIG_CMD_NFS
77 #define CONFIG_CMD_PCI
78 #define CONFIG_CMD_SNTP
79
80
81 #define CONFIG_TIMESTAMP        1       /* Print image info with timestamp */
82
83 #if (TEXT_BASE == 0xFFF00000) /* Boot low */
84 #   define CONFIG_SYS_LOWBOOT           1
85 #endif
86
87 /*
88  * Autobooting
89  */
90 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
91
92 #define CONFIG_PREBOOT  "echo;" \
93         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
94         "echo"
95
96 #undef  CONFIG_BOOTARGS
97
98 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
99         "netdev=eth0\0"                                                 \
100         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
101                 "nfsroot=${serverip}:${rootpath}\0"                     \
102         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
103         "addip=setenv bootargs ${bootargs} "                            \
104                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
105                 ":${hostname}:${netdev}:off panic=1\0"                  \
106         "flash_nfs=run nfsargs addip;"                                  \
107                 "bootm ${kernel_addr}\0"                                \
108         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip;bootm\0"     \
109         "rootpath=/opt/eldk/ppc_82xx\0"                                 \
110         ""
111
112 #define CONFIG_BOOTCOMMAND      "run net_nfs"
113
114 #define CONFIG_MISC_INIT_R      1
115
116 /*
117  * IPB Bus clocking configuration.
118  */
119 #undef CONFIG_SYS_IPBCLK_EQUALS_XLBCLK          /* define for 133MHz speed */
120
121 /*
122  * I2C configuration
123  */
124 #define CONFIG_HARD_I2C         1       /* I2C with hardware support */
125 #define CONFIG_SYS_I2C_MODULE           2       /* Select I2C module #1 or #2 */
126
127 #define CONFIG_SYS_I2C_SPEED            100000 /* 100 kHz */
128 #define CONFIG_SYS_I2C_SLAVE            0x7F
129
130 /*
131  * EEPROM configuration
132  */
133 #define CONFIG_SYS_I2C_EEPROM_ADDR              0x58
134 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN          1
135 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       4
136 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10
137
138 /*
139  * RTC configuration
140  */
141 #define CONFIG_RTC_PCF8563
142 #define CONFIG_SYS_I2C_RTC_ADDR         0x51
143
144 /*
145  * Flash configuration
146  */
147 #define CONFIG_SYS_FLASH_BASE           0xFF800000
148
149 #define CONFIG_SYS_FLASH_SIZE           0x00800000 /* 8 MByte */
150 #define CONFIG_SYS_MAX_FLASH_SECT       67      /* max num of sects on one chip */
151
152 #define CONFIG_ENV_ADDR         (TEXT_BASE+0x40000) /* second sector */
153 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max num of flash banks
154                                            (= chip selects) */
155 #define CONFIG_SYS_FLASH_ERASE_TOUT     240000  /* Flash Erase Timeout (in ms)  */
156 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Flash Write Timeout (in ms)  */
157
158 #define CONFIG_FLASH_CFI_DRIVER
159 #define CONFIG_SYS_FLASH_CFI
160 #define CONFIG_SYS_FLASH_EMPTY_INFO
161 #define CONFIG_SYS_FLASH_CFI_AMD_RESET
162
163 /*
164  * Environment settings
165  */
166 #define CONFIG_ENV_IS_IN_FLASH  1
167 #define CONFIG_ENV_SIZE         0x4000
168 #define CONFIG_ENV_SECT_SIZE    0x20000
169 #define CONFIG_ENV_OFFSET_REDUND   (CONFIG_ENV_OFFSET+CONFIG_ENV_SECT_SIZE)
170 #define CONFIG_ENV_SIZE_REDUND     (CONFIG_ENV_SIZE)
171
172 /*
173  * Memory map
174  */
175 #define CONFIG_SYS_MBAR         0xF0000000
176 #define CONFIG_SYS_SDRAM_BASE           0x00000000
177 #define CONFIG_SYS_DEFAULT_MBAR 0x80000000
178 #define CONFIG_SYS_DISPLAY_BASE 0x80600000
179 #define CONFIG_SYS_STATUS1_BASE 0x80600200
180 #define CONFIG_SYS_STATUS2_BASE 0x80600300
181
182 /* Settings for XLB = 132 MHz */
183 #define SDRAM_DDR        1
184 #define SDRAM_MODE      0x018D0000
185 #define SDRAM_EMODE     0x40090000
186 #define SDRAM_CONTROL   0x714f0f00
187 #define SDRAM_CONFIG1   0x73722930
188 #define SDRAM_CONFIG2   0x47770000
189 #define SDRAM_TAPDELAY  0x10000000
190
191 /* Use ON-Chip SRAM until RAM will be available */
192 #define CONFIG_SYS_INIT_RAM_ADDR        MPC5XXX_SRAM
193 #ifdef CONFIG_POST
194 /* preserve space for the post_word at end of on-chip SRAM */
195 #define CONFIG_SYS_INIT_RAM_END MPC5XXX_SRAM_POST_SIZE
196 #else
197 #define CONFIG_SYS_INIT_RAM_END MPC5XXX_SRAM_SIZE
198 #endif
199
200
201 #define CONFIG_SYS_GBL_DATA_SIZE        128     /* size in bytes reserved for initial data */
202 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
203 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
204
205 #define CONFIG_SYS_MONITOR_BASE    TEXT_BASE
206 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
207 #   define CONFIG_SYS_RAMBOOT           1
208 #endif
209
210 #define CONFIG_SYS_MONITOR_LEN          (192 << 10)     /* Reserve 192 kB for Monitor   */
211 #define CONFIG_SYS_MALLOC_LEN           (512 << 10)     /* Reserve 128 kB for malloc()  */
212 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
213
214 /*
215  * Ethernet configuration
216  */
217 #define CONFIG_MPC5xxx_FEC      1
218 #define CONFIG_MPC5xxx_FEC_MII100
219 #define CONFIG_PHY_ADDR         0x00
220 #define CONFIG_MII              1               /* MII PHY management           */
221
222 /*
223  * GPIO configuration
224  */
225 #define CONFIG_SYS_GPS_PORT_CONFIG      0x01051004
226
227 /*
228  * Miscellaneous configurable options
229  */
230 #define CONFIG_SYS_LONGHELP                     /* undef to save memory     */
231 #define CONFIG_SYS_PROMPT               "=> "   /* Monitor Command Prompt   */
232 #if defined(CONFIG_CMD_KGDB)
233 #define CONFIG_SYS_CBSIZE               1024    /* Console I/O Buffer Size  */
234 #else
235 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size  */
236 #endif
237 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
238 #define CONFIG_SYS_MAXARGS              16      /* max number of command args   */
239 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
240
241 #define CONFIG_SYS_CACHELINE_SIZE       32      /* For MPC5xxx CPUs                     */
242 #if defined(CONFIG_CMD_KGDB)
243 #  define CONFIG_SYS_CACHELINE_SHIFT    5       /* log base 2 of the above value        */
244 #endif
245
246 /* Enable an alternate, more extensive memory test */
247 #define CONFIG_SYS_ALT_MEMTEST
248
249 #define CONFIG_SYS_MEMTEST_START        0x00100000      /* memtest works on */
250 #define CONFIG_SYS_MEMTEST_END          0x00f00000      /* 1 ... 15 MB in DRAM  */
251
252 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
253
254 #define CONFIG_SYS_HZ                   1000    /* decrementer freq: 1 ms ticks */
255
256 /*
257  * Enable loopw command.
258  */
259 #define CONFIG_LOOPW
260
261 /*
262  * Various low-level settings
263  */
264 #if defined(CONFIG_MPC5200)
265 #define CONFIG_SYS_HID0_INIT            HID0_ICE | HID0_ICFI
266 #define CONFIG_SYS_HID0_FINAL           HID0_ICE
267 #else
268 #define CONFIG_SYS_HID0_INIT            0
269 #define CONFIG_SYS_HID0_FINAL           0
270 #endif
271
272 #define CONFIG_SYS_BOOTCS_START CONFIG_SYS_FLASH_BASE
273 #define CONFIG_SYS_BOOTCS_SIZE          CONFIG_SYS_FLASH_SIZE
274 #define CONFIG_SYS_BOOTCS_CFG           0x0004FB00
275 #define CONFIG_SYS_CS0_START            CONFIG_SYS_FLASH_BASE
276 #define CONFIG_SYS_CS0_SIZE             CONFIG_SYS_FLASH_SIZE
277
278 /* 8Mbit SRAM @0x80100000 */
279 #define CONFIG_SYS_CS1_START            0x80100000
280 #define CONFIG_SYS_CS1_SIZE             0x00100000
281 #define CONFIG_SYS_CS1_CFG              0x19B00
282
283 /* FRAM 32Kbyte @0x80700000 */
284 #define CONFIG_SYS_CS2_START            0x80700000
285 #define CONFIG_SYS_CS2_SIZE             0x00008000
286 #define CONFIG_SYS_CS2_CFG              0x19800
287
288 /* Display H1, Status Inputs, EPLD @0x80600000 */
289 #define CONFIG_SYS_CS3_START            0x80600000
290 #define CONFIG_SYS_CS3_SIZE             0x00100000
291 #define CONFIG_SYS_CS3_CFG              0x00019800
292
293 #define CONFIG_SYS_CS_BURST             0x00000000
294 #define CONFIG_SYS_CS_DEADCYCLE 0x33333333
295
296 /*-----------------------------------------------------------------------
297  * IDE/ATA stuff Supports IDE harddisk
298  *-----------------------------------------------------------------------
299  */
300
301 #undef  CONFIG_IDE_8xx_PCCARD           /* Use IDE with PC Card Adapter */
302
303 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
304 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
305
306 #define CONFIG_SYS_IDE_MAXBUS           1       /* max. 1 IDE bus               */
307 #define CONFIG_SYS_IDE_MAXDEVICE        2       /* max. 2 drives per IDE bus    */
308
309 #define CONFIG_IDE_PREINIT      1
310
311 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
312
313 #define CONFIG_SYS_ATA_BASE_ADDR        MPC5XXX_ATA
314
315 /* Offset for data I/O                  */
316 #define CONFIG_SYS_ATA_DATA_OFFSET      (0x0060)
317
318 /* Offset for normal register accesses  */
319 #define CONFIG_SYS_ATA_REG_OFFSET       (CONFIG_SYS_ATA_DATA_OFFSET)
320
321 /* Offset for alternate registers       */
322 #define CONFIG_SYS_ATA_ALT_OFFSET       (0x005C)
323
324 /* Interval between registers                                                */
325 #define CONFIG_SYS_ATA_STRIDE          4
326
327 #define CONFIG_ATAPI            1
328
329 #define CONFIG_VIDEO_SMI_LYNXEM
330 #define CONFIG_CFB_CONSOLE
331 #define CONFIG_VGA_AS_SINGLE_DEVICE
332 #define CONFIG_VIDEO_LOGO
333
334 /*
335  * PCI Mapping:
336  * 0x40000000 - 0x4fffffff - PCI Memory
337  * 0x50000000 - 0x50ffffff - PCI IO Space
338  */
339 #define CONFIG_PCI              1
340 #define CONFIG_PCI_PNP          1
341 #define CONFIG_PCI_SCAN_SHOW    1
342 #define CONFIG_PCIAUTO_SKIP_HOST_BRIDGE 1
343
344 #define CONFIG_PCI_MEM_BUS      0x40000000
345 #define CONFIG_PCI_MEM_PHYS     CONFIG_PCI_MEM_BUS
346 #define CONFIG_PCI_MEM_SIZE     0x10000000
347
348 #define CONFIG_PCI_IO_BUS       0x50000000
349 #define CONFIG_PCI_IO_PHYS      CONFIG_PCI_IO_BUS
350 #define CONFIG_PCI_IO_SIZE      0x01000000
351
352 #define CONFIG_SYS_ISA_IO               CONFIG_PCI_IO_BUS
353
354 /*---------------------------------------------------------------------*/
355 /* Display addresses                                                   */
356 /*---------------------------------------------------------------------*/
357
358 #define CONFIG_SYS_DISP_CHR_RAM (CONFIG_SYS_DISPLAY_BASE + 0x38)
359 #define CONFIG_SYS_DISP_CWORD           (CONFIG_SYS_DISPLAY_BASE + 0x30)
360
361 #endif /* __CONFIG_H */