]> git.sur5r.net Git - u-boot/blob - include/configs/pdnb3.h
Merge with /home/mk/git/u-boot#generic_ohci
[u-boot] / include / configs / pdnb3.h
1 /*
2  * (C) Copyright 2006
3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
4  *
5  * Configuation settings for the PDNB3 board.
6  *
7  * See file CREDITS for list of people who contributed to this
8  * project.
9  *
10  * This program is free software; you can redistribute it and/or
11  * modify it under the terms of the GNU General Public License as
12  * published by the Free Software Foundation; either version 2 of
13  * the License, or (at your option) any later version.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  * You should have received a copy of the GNU General Public License
21  * along with this program; if not, write to the Free Software
22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
23  * MA 02111-1307 USA
24  */
25
26 #ifndef __CONFIG_H
27 #define __CONFIG_H
28
29 /*
30  * High Level Configuration Options
31  * (easy to change)
32  */
33 #define CONFIG_IXP425           1       /* This is an IXP425 CPU        */
34 #define CONFIG_PDNB3            1       /* on an PDNB3 board            */
35
36 #define CONFIG_DISPLAY_CPUINFO  1       /* display cpu info (and speed) */
37 #define CONFIG_DISPLAY_BOARDINFO 1      /* display board info           */
38
39 /*
40  * Ethernet
41  */
42 #define CONFIG_IXP4XX_NPE       1       /* include IXP4xx NPE support   */
43 #define CONFIG_NET_MULTI        1
44 #define CONFIG_PHY_ADDR         16      /* NPE0 PHY address             */
45 #define CONFIG_HAS_ETH1
46 #define CONFIG_PHY1_ADDR        18      /* NPE1 PHY address             */
47 #define CONFIG_MII              1       /* MII PHY management           */
48 #define CFG_RX_ETH_BUFFER       16      /* Number of ethernet rx buffers & descriptors */
49
50 /*
51  * Misc configuration options
52  */
53 #define CONFIG_USE_IRQ          1       /* we need IRQ stuff for timer  */
54
55 #define CONFIG_BOOTCOUNT_LIMIT          /* support for bootcount limit  */
56 #define CFG_BOOTCOUNT_ADDR      0x60003000 /* inside qmrg sram          */
57
58 #define CONFIG_CMDLINE_TAG      1       /* enable passing of ATAGs      */
59 #define CONFIG_SETUP_MEMORY_TAGS 1
60 #define CONFIG_INITRD_TAG       1
61
62 /*
63  * Size of malloc() pool
64  */
65 #define CFG_MALLOC_LEN          (1 << 20)
66 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
67
68 /* allow to overwrite serial and ethaddr */
69 #define CONFIG_ENV_OVERWRITE
70
71 #define CONFIG_BAUDRATE         115200
72 #define CFG_IXP425_CONSOLE      IXP425_UART1   /* we use UART1 for console */
73
74 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
75                                 CFG_CMD_DHCP    | \
76                                 CFG_CMD_DATE    | \
77                                 CFG_CMD_NET     | \
78                                 CFG_CMD_MII     | \
79                                 CFG_CMD_NAND    | \
80                                 CFG_CMD_I2C     | \
81                                 CFG_CMD_ELF     | \
82                                 CFG_CMD_PING)
83
84 /* This must be included AFTER the definition of CONFIG_COMMANDS (if any) */
85 /* These are u-boot generic parameters */
86 #include <cmd_confdefs.h>
87
88 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
89 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
90
91 /*
92  * Miscellaneous configurable options
93  */
94 #define CFG_LONGHELP                            /* undef to save memory         */
95 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt       */
96 #define CFG_CBSIZE              256             /* Console I/O Buffer Size      */
97 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
98 #define CFG_MAXARGS             16              /* max number of command args   */
99 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
100
101 #define CFG_MEMTEST_START       0x00400000      /* memtest works on     */
102 #define CFG_MEMTEST_END         0x00800000      /* 4 ... 8 MB in DRAM   */
103 #define CFG_LOAD_ADDR           0x00010000      /* default load address */
104
105 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
106 #define CFG_HZ                  1000            /* decrementer freq: 1 ms ticks */
107                                                 /* valid baudrates */
108 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
109
110 /*
111  * Stack sizes
112  *
113  * The stack sizes are set up in start.S using the settings below
114  */
115 #define CONFIG_STACKSIZE        (128*1024)      /* regular stack */
116 #ifdef CONFIG_USE_IRQ
117 #define CONFIG_STACKSIZE_IRQ    (4*1024)        /* IRQ stack */
118 #define CONFIG_STACKSIZE_FIQ    (4*1024)        /* FIQ stack */
119 #endif
120
121 /***************************************************************
122  * Platform/Board specific defines start here.
123  ***************************************************************/
124
125 /*-----------------------------------------------------------------------
126  * Default configuration (environment varibles...)
127  *----------------------------------------------------------------------*/
128 #define CONFIG_PREBOOT  "echo;" \
129         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
130         "echo"
131
132 #undef  CONFIG_BOOTARGS
133
134 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
135         "netdev=eth0\0"                                                 \
136         "hostname=pdnb3\0"                                              \
137         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
138                 "nfsroot=${serverip}:${rootpath}\0"                     \
139         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
140         "addip=setenv bootargs ${bootargs} ethaddr=${ethaddr} "         \
141                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
142                 ":${hostname}:${netdev}:off panic=1\0"                  \
143         "addtty=setenv bootargs ${bootargs} console=ttyS0,${baudrate} " \
144         "mtdparts=${mtdparts}\0"                                        \
145         "flash_nfs=run nfsargs addip addtty;"                           \
146                 "bootm ${kernel_addr}\0"                                \
147         "flash_self=run ramargs addip addtty;"                          \
148                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
149         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addtty;"     \
150                 "bootm\0"                                               \
151         "rootpath=/opt/buildroot\0"                                     \
152         "bootfile=/tftpboot/netbox/uImage\0"                            \
153         "kernel_addr=50080000\0"                                        \
154         "ramdisk_addr=50200000\0"                                       \
155         "load=tftp 100000 /tftpboot/netbox/u-boot.bin\0"                \
156         "update=protect off 50000000 5007dfff;era 50000000 5007dfff;"   \
157                 "cp.b 100000 50000000 ${filesize};"                     \
158                 "setenv filesize;saveenv\0"                             \
159         "upd=run load;run update\0"                                     \
160         "ipaddr=10.0.0.233\0"                                           \
161         "serverip=10.0.0.152\0"                                         \
162         "netmask=255.255.0.0\0"                                 \
163         "ethaddr=c6:6f:13:36:f3:81\0"                                   \
164         "eth1addr=c6:6f:13:36:f3:82\0"                                  \
165         "mtdparts=IXP4XX-Flash.0:504k@0(uboot),4k@504k(env),"           \
166         "4k@508k(renv)\0"                                               \
167         ""
168 #define CONFIG_BOOTCOMMAND      "run net_nfs"
169
170 /*
171  * Physical Memory Map
172  */
173 #define CONFIG_NR_DRAM_BANKS    1          /* we have 1 bank of DRAM */
174 #define PHYS_SDRAM_1            0x00000000 /* SDRAM Bank #1 */
175 #define PHYS_SDRAM_1_SIZE       0x02000000 /* 32 MB */
176
177 #define CFG_FLASH_BASE          0x50000000
178 #define CFG_MONITOR_BASE        CFG_FLASH_BASE
179 #define CFG_MONITOR_LEN         (504 << 10)     /* Reserve 512 kB for Monitor   */
180
181 /*
182  * Expansion bus settings
183  */
184 #define CFG_EXP_CS0             0x94913C43      /* 8bit, max size               */
185 #define CFG_EXP_CS1             0x85000043      /* 8bit, 512bytes               */
186
187 /*
188  * SDRAM settings
189  */
190 #define CFG_SDR_CONFIG          0x18
191 #define CFG_SDR_MODE_CONFIG     0x1
192 #define CFG_SDRAM_REFRESH_CNT   0x81a
193
194 /*
195  * FLASH and environment organization
196  */
197 #define FLASH_BASE0_PRELIM      CFG_FLASH_BASE          /* FLASH bank #0        */
198
199 #define CFG_MAX_FLASH_BANKS     1       /* max number of memory banks           */
200 #define CFG_MAX_FLASH_SECT      256     /* max number of sectors on one chip    */
201
202 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
203 #define CFG_FLASH_WRITE_TOUT    1000    /* Timeout for Flash Write (in ms)      */
204
205 #define CFG_FLASH_WORD_SIZE     unsigned char   /* flash word size (width)      */
206 #define CFG_FLASH_ADDR0         0x5555  /* 1st address for flash config cycles  */
207 #define CFG_FLASH_ADDR1         0x2AAA  /* 2nd address for flash config cycles  */
208 /*
209  * The following defines are added for buggy IOP480 byte interface.
210  * All other boards should use the standard values (CPCI405 etc.)
211  */
212 #define CFG_FLASH_READ0         0x0000  /* 0 is standard                        */
213 #define CFG_FLASH_READ1         0x0001  /* 1 is standard                        */
214 #define CFG_FLASH_READ2         0x0002  /* 2 is standard                        */
215
216 #define CFG_FLASH_EMPTY_INFO            /* print 'E' for empty sector on flinfo */
217
218 #define CFG_ENV_IS_IN_FLASH     1
219
220 #define CFG_ENV_SECT_SIZE       0x1000  /* size of one complete sector  */
221 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + CFG_MONITOR_LEN)
222 #define CFG_ENV_SIZE            0x1000  /* Total Size of Environment Sector     */
223
224 /* Address and size of Redundant Environment Sector     */
225 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR + CFG_ENV_SECT_SIZE)
226 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
227
228 /*
229  * NAND-FLASH stuff
230  */
231 #define CFG_MAX_NAND_DEVICE     1
232 #define NAND_MAX_CHIPS          1
233 #define CFG_NAND_BASE           0x51000000      /* NAND FLASH Base Address      */
234
235 /*
236  * GPIO settings
237  */
238
239 /* FPGA program pin configuration */
240 #define CFG_GPIO_PRG            12              /* FPGA program pin (cpu output)*/
241 #define CFG_GPIO_CLK            10              /* FPGA clk pin (cpu output)    */
242 #define CFG_GPIO_DATA           14              /* FPGA data pin (cpu output)   */
243 #define CFG_GPIO_INIT           13              /* FPGA init pin (cpu input)    */
244 #define CFG_GPIO_DONE           11              /* FPGA done pin (cpu input)    */
245
246 /* other GPIO's */
247 #define CFG_GPIO_RESTORE_INT    0
248 #define CFG_GPIO_RESTART_INT    1
249 #define CFG_GPIO_SYS_RUNNING    2
250 #define CFG_GPIO_PCI_INTA       3
251 #define CFG_GPIO_PCI_INTB       4
252 #define CFG_GPIO_I2C_SCL        6
253 #define CFG_GPIO_I2C_SDA        7
254 #define CFG_GPIO_FPGA_RESET     9
255 #define CFG_GPIO_CLK_33M        15
256
257 /*
258  * I2C stuff
259  */
260
261 /* enable I2C and select the hardware/software driver */
262 #undef  CONFIG_HARD_I2C                 /* I2C with hardware support    */
263 #define CONFIG_SOFT_I2C         1       /* I2C bit-banged               */
264
265 #define CFG_I2C_SPEED           83000   /* 83 kHz is supposed to work   */
266 #define CFG_I2C_SLAVE           0xFE
267
268 /*
269  * Software (bit-bang) I2C driver configuration
270  */
271 #define PB_SCL          (1 << CFG_GPIO_I2C_SCL)
272 #define PB_SDA          (1 << CFG_GPIO_I2C_SDA)
273
274 #define I2C_INIT        GPIO_OUTPUT_ENABLE(CFG_GPIO_I2C_SCL)
275 #define I2C_ACTIVE      GPIO_OUTPUT_ENABLE(CFG_GPIO_I2C_SDA)
276 #define I2C_TRISTATE    GPIO_OUTPUT_DISABLE(CFG_GPIO_I2C_SDA)
277 #define I2C_READ        ((*IXP425_GPIO_GPINR & PB_SDA) != 0)
278 #define I2C_SDA(bit)    if (bit) GPIO_OUTPUT_SET(CFG_GPIO_I2C_SDA);     \
279                         else     GPIO_OUTPUT_CLEAR(CFG_GPIO_I2C_SDA)
280 #define I2C_SCL(bit)    if (bit) GPIO_OUTPUT_SET(CFG_GPIO_I2C_SCL);     \
281                         else     GPIO_OUTPUT_CLEAR(CFG_GPIO_I2C_SCL)
282 #define I2C_DELAY       udelay(3)       /* 1/4 I2C clock duration */
283
284 /*
285  * I2C RTC
286  */
287 #define CONFIG_RTC_M41T11       1
288 #define CFG_I2C_RTC_ADDR        0x68
289 #define CFG_M41T11_BASE_YEAR    1900    /* play along with the linux driver */
290
291 /*
292  * Spartan3 FPGA configuration support
293  */
294 #define CFG_FPGA_MAX_SIZE       700*1024        /* 700kByte for XC3S500E        */
295
296 #define CFG_FPGA_PRG    (1 << CFG_GPIO_PRG)     /* FPGA program pin (cpu output)*/
297 #define CFG_FPGA_CLK    (1 << CFG_GPIO_CLK)     /* FPGA clk pin (cpu output)    */
298 #define CFG_FPGA_DATA   (1 << CFG_GPIO_DATA)    /* FPGA data pin (cpu output)   */
299 #define CFG_FPGA_INIT   (1 << CFG_GPIO_INIT)    /* FPGA init pin (cpu input)    */
300 #define CFG_FPGA_DONE   (1 << CFG_GPIO_DONE)    /* FPGA done pin (cpu input)    */
301
302 /*
303  * Cache Configuration
304  */
305 #define CFG_CACHELINE_SIZE      32
306
307 #endif  /* __CONFIG_H */