]> git.sur5r.net Git - u-boot/blob - include/xilinx.h
fpga: Check device name against bitstream name
[u-boot] / include / xilinx.h
1 /*
2  * (C) Copyright 2002
3  * Rich Ireland, Enterasys Networks, rireland@enterasys.com.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  *
23  */
24
25 #include <fpga.h>
26
27 #ifndef _XILINX_H_
28 #define _XILINX_H_
29
30 /* Xilinx Model definitions
31  *********************************************************************/
32 #define CONFIG_SYS_SPARTAN2                     CONFIG_SYS_FPGA_DEV( 0x1 )
33 #define CONFIG_SYS_VIRTEX_E                     CONFIG_SYS_FPGA_DEV( 0x2 )
34 #define CONFIG_SYS_VIRTEX2                      CONFIG_SYS_FPGA_DEV( 0x4 )
35 #define CONFIG_SYS_SPARTAN3                     CONFIG_SYS_FPGA_DEV( 0x8 )
36 #define CONFIG_SYS_ZYNQ                         CONFIG_SYS_FPGA_DEV(0x10)
37 #define CONFIG_SYS_XILINX_SPARTAN2      (CONFIG_SYS_FPGA_XILINX | CONFIG_SYS_SPARTAN2)
38 #define CONFIG_SYS_XILINX_VIRTEX_E      (CONFIG_SYS_FPGA_XILINX | CONFIG_SYS_VIRTEX_E)
39 #define CONFIG_SYS_XILINX_VIRTEX2       (CONFIG_SYS_FPGA_XILINX | CONFIG_SYS_VIRTEX2)
40 #define CONFIG_SYS_XILINX_SPARTAN3      (CONFIG_SYS_FPGA_XILINX | CONFIG_SYS_SPARTAN3)
41 #define CONFIG_SYS_XILINX_ZYNQ  (CONFIG_SYS_FPGA_XILINX | CONFIG_SYS_ZYNQ)
42 /* XXX - Add new models here */
43
44
45 /* Xilinx Interface definitions
46  *********************************************************************/
47 #define CONFIG_SYS_XILINX_IF_SS CONFIG_SYS_FPGA_IF( 0x1 )       /* slave serial         */
48 #define CONFIG_SYS_XILINX_IF_MS CONFIG_SYS_FPGA_IF( 0x2 )       /* master serial        */
49 #define CONFIG_SYS_XILINX_IF_SP CONFIG_SYS_FPGA_IF( 0x4 )       /* slave parallel       */
50 #define CONFIG_SYS_XILINX_IF_JTAG       CONFIG_SYS_FPGA_IF( 0x8 )       /* jtag                 */
51 #define CONFIG_SYS_XILINX_IF_MSM        CONFIG_SYS_FPGA_IF( 0x10 )      /* master selectmap     */
52 #define CONFIG_SYS_XILINX_IF_SSM        CONFIG_SYS_FPGA_IF( 0x20 )      /* slave selectmap      */
53
54 /* Xilinx types
55  *********************************************************************/
56 typedef enum {                  /* typedef Xilinx_iface */
57         min_xilinx_iface_type,  /* low range check value */
58         slave_serial,           /* serial data and external clock */
59         master_serial,          /* serial data w/ internal clock (not used) */
60         slave_parallel,         /* parallel data w/ external latch */
61         jtag_mode,              /* jtag/tap serial (not used ) */
62         master_selectmap,       /* master SelectMap (virtex2)           */
63         slave_selectmap,        /* slave SelectMap (virtex2)            */
64         devcfg,                 /* devcfg interface (zynq) */
65         max_xilinx_iface_type   /* insert all new types before this */
66 } Xilinx_iface;                 /* end, typedef Xilinx_iface */
67
68 typedef enum {                  /* typedef Xilinx_Family */
69         min_xilinx_type,        /* low range check value */
70         Xilinx_Spartan2,        /* Spartan-II Family */
71         Xilinx_VirtexE,         /* Virtex-E Family */
72         Xilinx_Virtex2,         /* Virtex2 Family */
73         Xilinx_Spartan3,        /* Spartan-III Family */
74         xilinx_zynq,            /* Zynq Family */
75         max_xilinx_type         /* insert all new types before this */
76 } Xilinx_Family;                /* end, typedef Xilinx_Family */
77
78 typedef struct {                /* typedef Xilinx_desc */
79         Xilinx_Family family;   /* part type */
80         Xilinx_iface iface;     /* interface type */
81         size_t size;            /* bytes of data part can accept */
82         void *iface_fns;        /* interface function table */
83         int cookie;             /* implementation specific cookie */
84         char *name;             /* device name in bitstream */
85 } Xilinx_desc;                  /* end, typedef Xilinx_desc */
86
87 /* Generic Xilinx Functions
88  *********************************************************************/
89 extern int xilinx_load(Xilinx_desc *desc, const void *image, size_t size);
90 extern int xilinx_dump(Xilinx_desc *desc, const void *buf, size_t bsize);
91 extern int xilinx_info(Xilinx_desc *desc);
92
93 /* Board specific implementation specific function types
94  *********************************************************************/
95 typedef int (*Xilinx_pgm_fn)( int assert_pgm, int flush, int cookie );
96 typedef int (*Xilinx_init_fn)( int cookie );
97 typedef int (*Xilinx_err_fn)( int cookie );
98 typedef int (*Xilinx_done_fn)( int cookie );
99 typedef int (*Xilinx_clk_fn)( int assert_clk, int flush, int cookie );
100 typedef int (*Xilinx_cs_fn)( int assert_cs, int flush, int cookie );
101 typedef int (*Xilinx_wr_fn)( int assert_write, int flush, int cookie );
102 typedef int (*Xilinx_rdata_fn)( unsigned char *data, int cookie );
103 typedef int (*Xilinx_wdata_fn)( unsigned char data, int flush, int cookie );
104 typedef int (*Xilinx_busy_fn)( int cookie );
105 typedef int (*Xilinx_abort_fn)( int cookie );
106 typedef int (*Xilinx_pre_fn)( int cookie );
107 typedef int (*Xilinx_post_fn)( int cookie );
108 typedef int (*Xilinx_bwr_fn)( void *buf, size_t len, int flush, int cookie );
109
110 #endif  /* _XILINX_H_ */