git.sur5r.net Git - groeck-k10temp/blob - k10temp.c

   1 /*
   2  * k10temp.c - AMD Family 10h/11h/12h/14h/15h/16h processor hardware monitoring
   3  *
   4  * Copyright (c) 2009 Clemens Ladisch <clemens@ladisch.de>
   5  *
   6  *
   7  * This driver is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License; either
   9  * version 2 of the License, or (at your option) any later version.
  10  *
  11  * This driver is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.
  14  * See the GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this driver; if not, see <http://www.gnu.org/licenses/>.
  18  */
  19
  20 #include <linux/err.h>
  21 #include <linux/hwmon.h>
  22 #include <linux/hwmon-sysfs.h>
  23 #include <linux/init.h>
  24 #include <linux/module.h>
  25 #include <linux/pci.h>
  26 #include <asm/amd_nb.h>
  27 #include <asm/processor.h>
  28 #include "compat.h"
  29
  30 MODULE_DESCRIPTION("AMD Family 10h+ CPU core temperature monitor");
  31 MODULE_AUTHOR("Clemens Ladisch <clemens@ladisch.de>");
  32 MODULE_LICENSE("GPL");
  33
  34 static bool force;
  35 module_param(force, bool, 0444);
  36 MODULE_PARM_DESC(force, "force loading on processors with erratum 319");
  37
  38 /* Provide lock for writing to NB_SMU_IND_ADDR */
  39 static DEFINE_MUTEX(nb_smu_ind_mutex);
  40
  41 #ifndef PCI_DEVICE_ID_AMD_15H_M70H_NB_F3
  42 #define PCI_DEVICE_ID_AMD_15H_M70H_NB_F3        0x15b3
  43 #endif
  44
  45 #ifndef PCI_DEVICE_ID_AMD_17H_DF_F3
  46 #define PCI_DEVICE_ID_AMD_17H_DF_F3     0x1463
  47 #endif
  48
  49 #ifndef PCI_DEVICE_ID_AMD_17H_RR_NB
  50 #define PCI_DEVICE_ID_AMD_17H_RR_NB     0x15d0
  51 #endif
  52
  53 /* CPUID function 0x80000001, ebx */
  54 #define CPUID_PKGTYPE_MASK      0xf0000000
  55 #define CPUID_PKGTYPE_F         0x00000000
  56 #define CPUID_PKGTYPE_AM2R2_AM3 0x10000000
  57
  58 /* DRAM controller (PCI function 2) */
  59 #define REG_DCT0_CONFIG_HIGH            0x094
  60 #define  DDR3_MODE                      0x00000100
  61
  62 /* miscellaneous (PCI function 3) */
  63 #define REG_HARDWARE_THERMAL_CONTROL    0x64
  64 #define  HTC_ENABLE                     0x00000001
  65
  66 #define REG_REPORTED_TEMPERATURE        0xa4
  67
  68 #define REG_NORTHBRIDGE_CAPABILITIES    0xe8
  69 #define  NB_CAP_HTC                     0x00000400
  70
  71 /*
  72  * For F15h M60h, functionality of REG_HARDWARE_THERMAL_CONTROL
  73  * and REG_REPORTED_TEMPERATURE has been moved to
  74  * D0F0xBC_xD820_0C64 [Hardware Temperature Control]
  75  * D0F0xBC_xD820_0CA4 [Reported Temperature Control]
  76  */
  77 #define F15H_M60H_HARDWARE_TEMP_CTRL_OFFSET     0xd8200c64
  78 #define F15H_M60H_REPORTED_TEMP_CTRL_OFFSET     0xd8200ca4
  79
  80 /* F17h M01h Access througn SMN */
  81 #define F17H_M01H_REPORTED_TEMP_CTRL_OFFSET     0x00059800
  82
  83 struct k10temp_data {
  84         struct pci_dev *pdev;
  85         void (*read_htcreg)(struct pci_dev *pdev, u32 *regval);
  86         void (*read_tempreg)(struct pci_dev *pdev, u32 *regval);
  87         int temp_offset;
  88         u32 temp_adjust_mask;
  89         bool show_tdie;
  90 };
  91
  92 struct tctl_offset {
  93         u8 model;
  94         char const *id;
  95         int offset;
  96 };
  97
  98 static const struct tctl_offset tctl_offset_table[] = {
  99         { 0x17, "AMD Ryzen 5 1600X", 20000 },
 100         { 0x17, "AMD Ryzen 7 1700X", 20000 },
 101         { 0x17, "AMD Ryzen 7 1800X", 20000 },
 102         { 0x17, "AMD Ryzen 7 2700X", 10000 },
 103         { 0x17, "AMD Ryzen Threadripper 1950X", 27000 },
 104         { 0x17, "AMD Ryzen Threadripper 1920X", 27000 },
 105         { 0x17, "AMD Ryzen Threadripper 1900X", 27000 },
 106         { 0x17, "AMD Ryzen Threadripper 1950", 10000 },
 107         { 0x17, "AMD Ryzen Threadripper 1920", 10000 },
 108         { 0x17, "AMD Ryzen Threadripper 1910", 10000 },
 109 };
 110
 111 static void read_htcreg_pci(struct pci_dev *pdev, u32 *regval)
 112 {
 113         pci_read_config_dword(pdev, REG_HARDWARE_THERMAL_CONTROL, regval);
 114 }
 115
 116 static void read_tempreg_pci(struct pci_dev *pdev, u32 *regval)
 117 {
 118         pci_read_config_dword(pdev, REG_REPORTED_TEMPERATURE, regval);
 119 }
 120
 121 static void amd_nb_index_read(struct pci_dev *pdev, unsigned int devfn,
 122                               unsigned int base, int offset, u32 *val)
 123 {
 124         mutex_lock(&nb_smu_ind_mutex);
 125         pci_bus_write_config_dword(pdev->bus, devfn,
 126                                    base, offset);
 127         pci_bus_read_config_dword(pdev->bus, devfn,
 128                                   base + 4, val);
 129         mutex_unlock(&nb_smu_ind_mutex);
 130 }
 131
 132 static void read_htcreg_nb_f15(struct pci_dev *pdev, u32 *regval)
 133 {
 134         amd_nb_index_read(pdev, PCI_DEVFN(0, 0), 0xb8,
 135                           F15H_M60H_HARDWARE_TEMP_CTRL_OFFSET, regval);
 136 }
 137
 138 static void read_tempreg_nb_f15(struct pci_dev *pdev, u32 *regval)
 139 {
 140         amd_nb_index_read(pdev, PCI_DEVFN(0, 0), 0xb8,
 141                           F15H_M60H_REPORTED_TEMP_CTRL_OFFSET, regval);
 142 }
 143
 144 static void read_tempreg_nb_f17(struct pci_dev *pdev, u32 *regval)
 145 {
 146         amd_smn_read(amd_pci_dev_to_node_id(pdev),
 147                      F17H_M01H_REPORTED_TEMP_CTRL_OFFSET, regval);
 148 }
 149
 150 unsigned int get_raw_temp(struct k10temp_data *data)
 151 {
 152         unsigned int temp;
 153         u32 regval;
 154
 155         data->read_tempreg(data->pdev, &regval);
 156         temp = (regval >> 21) * 125;
 157         if (regval & data->temp_adjust_mask)
 158                 temp -= 49000;
 159         return temp;
 160 }
 161
 162 static ssize_t temp1_input_show(struct device *dev,
 163                                 struct device_attribute *attr, char *buf)
 164 {
 165         struct k10temp_data *data = dev_get_drvdata(dev);
 166         unsigned int temp = get_raw_temp(data);
 167
 168         if (temp > data->temp_offset)
 169                 temp -= data->temp_offset;
 170         else
 171                 temp = 0;
 172
 173         return sprintf(buf, "%u\n", temp);
 174 }
 175
 176 static ssize_t temp2_input_show(struct device *dev,
 177                                 struct device_attribute *devattr, char *buf)
 178 {
 179         struct k10temp_data *data = dev_get_drvdata(dev);
 180         unsigned int temp = get_raw_temp(data);
 181
 182         return sprintf(buf, "%u\n", temp);
 183 }
 184
 185 static ssize_t temp_label_show(struct device *dev,
 186                                struct device_attribute *devattr, char *buf)
 187 {
 188         struct sensor_device_attribute *attr = to_sensor_dev_attr(devattr);
 189
 190         return sprintf(buf, "%s\n", attr->index ? "Tctl" : "Tdie");
 191 }
 192
 193 static ssize_t temp1_max_show(struct device *dev,
 194                               struct device_attribute *attr, char *buf)
 195 {
 196         return sprintf(buf, "%d\n", 70 * 1000);
 197 }
 198
 199 static ssize_t show_temp_crit(struct device *dev,
 200                               struct device_attribute *devattr, char *buf)
 201 {
 202         struct sensor_device_attribute *attr = to_sensor_dev_attr(devattr);
 203         struct k10temp_data *data = dev_get_drvdata(dev);
 204         int show_hyst = attr->index;
 205         u32 regval;
 206         int value;
 207
 208         pci_read_config_dword(data->pdev,
 209                               REG_HARDWARE_THERMAL_CONTROL, &regval);
 210         value = ((regval >> 16) & 0x7f) * 500 + 52000;
 211         if (show_hyst)
 212                 value -= ((regval >> 24) & 0xf) * 500;
 213         return sprintf(buf, "%d\n", value);
 214 }
 215
 216 static DEVICE_ATTR_RO(temp1_input);
 217 static DEVICE_ATTR_RO(temp1_max);
 218 static SENSOR_DEVICE_ATTR(temp1_crit, S_IRUGO, show_temp_crit, NULL, 0);
 219 static SENSOR_DEVICE_ATTR(temp1_crit_hyst, S_IRUGO, show_temp_crit, NULL, 1);
 220
 221 static SENSOR_DEVICE_ATTR(temp1_label, 0444, temp_label_show, NULL, 0);
 222 static DEVICE_ATTR_RO(temp2_input);
 223 static SENSOR_DEVICE_ATTR(temp2_label, 0444, temp_label_show, NULL, 1);
 224
 225 static umode_t k10temp_is_visible(struct kobject *kobj,
 226                                   struct attribute *attr, int index)
 227 {
 228         struct device *dev = container_of(kobj, struct device, kobj);
 229         struct k10temp_data *data = dev_get_drvdata(dev);
 230         struct pci_dev *pdev = data->pdev;
 231         u32 reg;
 232
 233         switch (index) {
 234         case 0 ... 1:   /* temp1_input, temp1_max */
 235         default:
 236                 break;
 237         case 2 ... 3:   /* temp1_crit, temp1_crit_hyst */
 238                 if (!data->read_htcreg)
 239                         return 0;
 240
 241                 pci_read_config_dword(pdev, REG_NORTHBRIDGE_CAPABILITIES,
 242                                       &reg);
 243                 if (!(reg & NB_CAP_HTC))
 244                         return 0;
 245
 246                 data->read_htcreg(data->pdev, &reg);
 247                 if (!(reg & HTC_ENABLE))
 248                         return 0;
 249                 break;
 250         case 4 ... 6:   /* temp1_label, temp2_input, temp2_label */
 251                 if (!data->show_tdie)
 252                         return 0;
 253                 break;
 254         }
 255         return attr->mode;
 256 }
 257
 258 static struct attribute *k10temp_attrs[] = {
 259         &dev_attr_temp1_input.attr,
 260         &dev_attr_temp1_max.attr,
 261         &sensor_dev_attr_temp1_crit.dev_attr.attr,
 262         &sensor_dev_attr_temp1_crit_hyst.dev_attr.attr,
 263         &sensor_dev_attr_temp1_label.dev_attr.attr,
 264         &dev_attr_temp2_input.attr,
 265         &sensor_dev_attr_temp2_label.dev_attr.attr,
 266         NULL
 267 };
 268
 269 static const struct attribute_group k10temp_group = {
 270         .attrs = k10temp_attrs,
 271         .is_visible = k10temp_is_visible,
 272 };
 273 __ATTRIBUTE_GROUPS(k10temp);
 274
 275 static bool has_erratum_319(struct pci_dev *pdev)
 276 {
 277         u32 pkg_type, reg_dram_cfg;
 278
 279         if (boot_cpu_data.x86 != 0x10)
 280                 return false;
 281
 282         /*
 283          * Erratum 319: The thermal sensor of Socket F/AM2+ processors
 284          *              may be unreliable.
 285          */
 286         pkg_type = cpuid_ebx(0x80000001) & CPUID_PKGTYPE_MASK;
 287         if (pkg_type == CPUID_PKGTYPE_F)
 288                 return true;
 289         if (pkg_type != CPUID_PKGTYPE_AM2R2_AM3)
 290                 return false;
 291
 292         /* DDR3 memory implies socket AM3, which is good */
 293         pci_bus_read_config_dword(pdev->bus,
 294                                   PCI_DEVFN(PCI_SLOT(pdev->devfn), 2),
 295                                   REG_DCT0_CONFIG_HIGH, &reg_dram_cfg);
 296         if (reg_dram_cfg & DDR3_MODE)
 297                 return false;
 298
 299         /*
 300          * Unfortunately it is possible to run a socket AM3 CPU with DDR2
 301          * memory. We blacklist all the cores which do exist in socket AM2+
 302          * format. It still isn't perfect, as RB-C2 cores exist in both AM2+
 303          * and AM3 formats, but that's the best we can do.
 304          */
 305         return boot_cpu_data.x86_model < 4 ||
 306                (boot_cpu_data.x86_model == 4 && boot_cpu_data.x86_stepping <= 2);
 307 }
 308
 309 static int k10temp_probe(struct pci_dev *pdev,
 310                                    const struct pci_device_id *id)
 311 {
 312         int unreliable = has_erratum_319(pdev);
 313         struct device *dev = &pdev->dev;
 314         struct k10temp_data *data;
 315         struct device *hwmon_dev;
 316         int i;
 317
 318         if (unreliable) {
 319                 if (!force) {
 320                         dev_err(dev,
 321                                 "unreliable CPU thermal sensor; monitoring disabled\n");
 322                         return -ENODEV;
 323                 }
 324                 dev_warn(dev,
 325                          "unreliable CPU thermal sensor; check erratum 319\n");
 326         }
 327
 328         data = devm_kzalloc(dev, sizeof(*data), GFP_KERNEL);
 329         if (!data)
 330                 return -ENOMEM;
 331
 332         data->pdev = pdev;
 333
 334         if (boot_cpu_data.x86 == 0x15 && (boot_cpu_data.x86_model == 0x60 ||
 335                                           boot_cpu_data.x86_model == 0x70)) {
 336                 data->read_htcreg = read_htcreg_nb_f15;
 337                 data->read_tempreg = read_tempreg_nb_f15;
 338         } else if (boot_cpu_data.x86 == 0x17) {
 339                 data->temp_adjust_mask = 0x80000;
 340                 data->read_tempreg = read_tempreg_nb_f17;
 341                 data->show_tdie = true;
 342         } else {
 343                 data->read_htcreg = read_htcreg_pci;
 344                 data->read_tempreg = read_tempreg_pci;
 345         }
 346
 347         for (i = 0; i < ARRAY_SIZE(tctl_offset_table); i++) {
 348                 const struct tctl_offset *entry = &tctl_offset_table[i];
 349
 350                 if (boot_cpu_data.x86 == entry->model &&
 351                     strstr(boot_cpu_data.x86_model_id, entry->id)) {
 352                         data->temp_offset = entry->offset;
 353                         break;
 354                 }
 355         }
 356
 357         hwmon_dev = devm_hwmon_device_register_with_groups(dev, "k10temp", data,
 358                                                            k10temp_groups);
 359         return PTR_ERR_OR_ZERO(hwmon_dev);
 360 }
 361
 362 static const struct pci_device_id k10temp_id_table[] = {
 363         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_10H_NB_MISC) },
 364         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_11H_NB_MISC) },
 365         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_CNB17H_F3) },
 366         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_15H_NB_F3) },
 367         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_15H_M10H_F3) },
 368         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_15H_M30H_NB_F3) },
 369         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_15H_M60H_NB_F3) },
 370         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_15H_M70H_NB_F3) },
 371         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_16H_NB_F3) },
 372         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_16H_M30H_NB_F3) },
 373         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_17H_DF_F3) },
 374         { PCI_VDEVICE(AMD, PCI_DEVICE_ID_AMD_17H_RR_NB) },
 375         {}
 376 };
 377 MODULE_DEVICE_TABLE(pci, k10temp_id_table);
 378
 379 static struct pci_driver k10temp_driver = {
 380         .name = "k10temp",
 381         .id_table = k10temp_id_table,
 382         .probe = k10temp_probe,
 383 };
 384
 385 module_pci_driver(k10temp_driver);