git.sur5r.net Git - u-boot/blob - post/cpu/mpc8xx/ether.c

   1 /*
   2  * (C) Copyright 2002
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <common.h>
  25
  26 /*
  27  * Ethernet test
  28  *
  29  * The Serial Communication Controllers (SCC) listed in ctlr_list array below
  30  * are tested in the loopback ethernet mode.
  31  * The controllers are configured accordingly and several packets
  32  * are transmitted. The configurable test parameters are:
  33  *   MIN_PACKET_LENGTH - minimum size of packet to transmit
  34  *   MAX_PACKET_LENGTH - maximum size of packet to transmit
  35  *   TEST_NUM - number of tests
  36  */
  37
  38 #include <post.h>
  39 #if CONFIG_POST & CONFIG_SYS_POST_ETHER
  40 #if defined(CONFIG_8xx)
  41 #include <commproc.h>
  42 #elif defined(CONFIG_MPC8260)
  43 #include <asm/cpm_8260.h>
  44 #else
  45 #error "Apparently a bad configuration, please fix."
  46 #endif
  47
  48 #include <command.h>
  49 #include <net.h>
  50 #include <serial.h>
  51
  52 DECLARE_GLOBAL_DATA_PTR;
  53
  54 #define MIN_PACKET_LENGTH       64
  55 #define MAX_PACKET_LENGTH       256
  56 #define TEST_NUM                1
  57
  58 #define CTLR_SCC 0
  59
  60 extern void spi_init_f (void);
  61 extern void spi_init_r (void);
  62
  63 /* The list of controllers to test */
  64 #if defined(CONFIG_MPC823)
  65 static int ctlr_list[][2] = { {CTLR_SCC, 1} };
  66 #else
  67 static int ctlr_list[][2] = { };
  68 #endif
  69
  70 static struct {
  71         void (*init) (int index);
  72         void (*halt) (int index);
  73         int (*send) (int index, volatile void *packet, int length);
  74         int (*recv) (int index, void *packet, int length);
  75 } ctlr_proc[1];
  76
  77 static char *ctlr_name[1] = { "SCC" };
  78
  79 /* Ethernet Transmit and Receive Buffers */
  80 #define DBUF_LENGTH  1520
  81
  82 #define TX_BUF_CNT 2
  83
  84 #define TOUT_LOOP 100
  85
  86 static char txbuf[DBUF_LENGTH];
  87
  88 static uint rxIdx;              /* index of the current RX buffer */
  89 static uint txIdx;              /* index of the current TX buffer */
  90
  91 /*
  92   * SCC Ethernet Tx and Rx buffer descriptors allocated at the
  93   *  immr->udata_bd address on Dual-Port RAM
  94   * Provide for Double Buffering
  95   */
  96
  97 typedef volatile struct CommonBufferDescriptor {
  98         cbd_t rxbd[PKTBUFSRX];          /* Rx BD */
  99         cbd_t txbd[TX_BUF_CNT];         /* Tx BD */
 100 } RTXBD;
 101
 102 static RTXBD *rtx;
 103
 104   /*
 105    * SCC callbacks
 106    */
 107
 108 static void scc_init (int scc_index)
 109 {
 110         uchar ea[6];
 111
 112         static int proff[] = {
 113                                 PROFF_SCC1,
 114                                 PROFF_SCC2,
 115                                 PROFF_SCC3,
 116                                 PROFF_SCC4,
 117         };
 118         static unsigned int cpm_cr[] = {
 119                                 CPM_CR_CH_SCC1,
 120                                 CPM_CR_CH_SCC2,
 121                                 CPM_CR_CH_SCC3,
 122                                 CPM_CR_CH_SCC4,
 123         };
 124
 125         int i;
 126         scc_enet_t *pram_ptr;
 127
 128         volatile immap_t *immr = (immap_t *) CONFIG_SYS_IMMR;
 129
 130         immr->im_cpm.cp_scc[scc_index].scc_gsmrl &=
 131                         ~(SCC_GSMRL_ENR | SCC_GSMRL_ENT);
 132
 133 #if defined(CONFIG_FADS)
 134 #if defined(CONFIG_MPC860T) || defined(CONFIG_MPC86xADS)
 135         /* The FADS860T and MPC86xADS don't use the MODEM_EN or DATA_VOICE signals. */
 136         *((uint *) BCSR4) &= ~BCSR4_ETHLOOP;
 137         *((uint *) BCSR4) |= BCSR4_TFPLDL | BCSR4_TPSQEL;
 138         *((uint *) BCSR1) &= ~BCSR1_ETHEN;
 139 #else
 140         *((uint *) BCSR4) &= ~(BCSR4_ETHLOOP | BCSR4_MODEM_EN);
 141         *((uint *) BCSR4) |= BCSR4_TFPLDL | BCSR4_TPSQEL | BCSR4_DATA_VOICE;
 142         *((uint *) BCSR1) &= ~BCSR1_ETHEN;
 143 #endif
 144 #endif
 145
 146         pram_ptr = (scc_enet_t *) & (immr->im_cpm.cp_dparam[proff[scc_index]]);
 147
 148         rxIdx = 0;
 149         txIdx = 0;
 150
 151 #ifdef CONFIG_SYS_ALLOC_DPRAM
 152         rtx = (RTXBD *) (immr->im_cpm.cp_dpmem +
 153                                          dpram_alloc_align (sizeof (RTXBD), 8));
 154 #else
 155         rtx = (RTXBD *) (immr->im_cpm.cp_dpmem + CPM_SCC_BASE);
 156 #endif
 157
 158 #if 0
 159
 160 #if (defined(PA_ENET_RXD) && defined(PA_ENET_TXD))
 161         /* Configure port A pins for Txd and Rxd.
 162          */
 163         immr->im_ioport.iop_papar |= (PA_ENET_RXD | PA_ENET_TXD);
 164         immr->im_ioport.iop_padir &= ~(PA_ENET_RXD | PA_ENET_TXD);
 165         immr->im_ioport.iop_paodr &= ~PA_ENET_TXD;
 166 #elif (defined(PB_ENET_RXD) && defined(PB_ENET_TXD))
 167         /* Configure port B pins for Txd and Rxd.
 168          */
 169         immr->im_cpm.cp_pbpar |= (PB_ENET_RXD | PB_ENET_TXD);
 170         immr->im_cpm.cp_pbdir &= ~(PB_ENET_RXD | PB_ENET_TXD);
 171         immr->im_cpm.cp_pbodr &= ~PB_ENET_TXD;
 172 #else
 173 #error Configuration Error: exactly ONE of PA_ENET_[RT]XD, PB_ENET_[RT]XD must be defined
 174 #endif
 175
 176 #if defined(PC_ENET_LBK)
 177         /* Configure port C pins to disable External Loopback
 178          */
 179         immr->im_ioport.iop_pcpar &= ~PC_ENET_LBK;
 180         immr->im_ioport.iop_pcdir |= PC_ENET_LBK;
 181         immr->im_ioport.iop_pcso &= ~PC_ENET_LBK;
 182         immr->im_ioport.iop_pcdat &= ~PC_ENET_LBK;      /* Disable Loopback */
 183 #endif /* PC_ENET_LBK */
 184
 185         /* Configure port C pins to enable CLSN and RENA.
 186          */
 187         immr->im_ioport.iop_pcpar &= ~(PC_ENET_CLSN | PC_ENET_RENA);
 188         immr->im_ioport.iop_pcdir &= ~(PC_ENET_CLSN | PC_ENET_RENA);
 189         immr->im_ioport.iop_pcso |= (PC_ENET_CLSN | PC_ENET_RENA);
 190
 191         /* Configure port A for TCLK and RCLK.
 192          */
 193         immr->im_ioport.iop_papar |= (PA_ENET_TCLK | PA_ENET_RCLK);
 194         immr->im_ioport.iop_padir &= ~(PA_ENET_TCLK | PA_ENET_RCLK);
 195
 196         /*
 197          * Configure Serial Interface clock routing -- see section 16.7.5.3
 198          * First, clear all SCC bits to zero, then set the ones we want.
 199          */
 200
 201         immr->im_cpm.cp_sicr &= ~SICR_ENET_MASK;
 202         immr->im_cpm.cp_sicr |= SICR_ENET_CLKRT;
 203 #else
 204         /*
 205          * SCC2 receive clock is BRG2
 206          * SCC2 transmit clock is BRG3
 207          */
 208         immr->im_cpm.cp_brgc2 = 0x0001000C;
 209         immr->im_cpm.cp_brgc3 = 0x0001000C;
 210
 211         immr->im_cpm.cp_sicr &= ~0x00003F00;
 212         immr->im_cpm.cp_sicr |=  0x00000a00;
 213 #endif /* 0 */
 214
 215
 216         /*
 217          * Initialize SDCR -- see section 16.9.23.7
 218          * SDMA configuration register
 219          */
 220         immr->im_siu_conf.sc_sdcr = 0x01;
 221
 222
 223         /*
 224          * Setup SCC Ethernet Parameter RAM
 225          */
 226
 227         pram_ptr->sen_genscc.scc_rfcr = 0x18;   /* Normal Operation and Mot byte ordering */
 228         pram_ptr->sen_genscc.scc_tfcr = 0x18;   /* Mot byte ordering, Normal access */
 229
 230         pram_ptr->sen_genscc.scc_mrblr = DBUF_LENGTH;   /* max. ET package len 1520 */
 231
 232         pram_ptr->sen_genscc.scc_rbase = (unsigned int) (&rtx->rxbd[0]);        /* Set RXBD tbl start at Dual Port */
 233         pram_ptr->sen_genscc.scc_tbase = (unsigned int) (&rtx->txbd[0]);        /* Set TXBD tbl start at Dual Port */
 234
 235         /*
 236          * Setup Receiver Buffer Descriptors (13.14.24.18)
 237          * Settings:
 238          *     Empty, Wrap
 239          */
 240
 241         for (i = 0; i < PKTBUFSRX; i++) {
 242                 rtx->rxbd[i].cbd_sc = BD_ENET_RX_EMPTY;
 243                 rtx->rxbd[i].cbd_datlen = 0;    /* Reset */
 244                 rtx->rxbd[i].cbd_bufaddr = (uint) NetRxPackets[i];
 245         }
 246
 247         rtx->rxbd[PKTBUFSRX - 1].cbd_sc |= BD_ENET_RX_WRAP;
 248
 249         /*
 250          * Setup Ethernet Transmitter Buffer Descriptors (13.14.24.19)
 251          * Settings:
 252          *    Add PADs to Short FRAMES, Wrap, Last, Tx CRC
 253          */
 254
 255         for (i = 0; i < TX_BUF_CNT; i++) {
 256                 rtx->txbd[i].cbd_sc =
 257                                 (BD_ENET_TX_PAD | BD_ENET_TX_LAST | BD_ENET_TX_TC);
 258                 rtx->txbd[i].cbd_datlen = 0;    /* Reset */
 259                 rtx->txbd[i].cbd_bufaddr = (uint) (&txbuf[0]);
 260         }
 261
 262         rtx->txbd[TX_BUF_CNT - 1].cbd_sc |= BD_ENET_TX_WRAP;
 263
 264         /*
 265          * Enter Command:  Initialize Rx Params for SCC
 266          */
 267
 268         do {                            /* Spin until ready to issue command    */
 269                 __asm__ ("eieio");
 270         } while (immr->im_cpm.cp_cpcr & CPM_CR_FLG);
 271         /* Issue command */
 272         immr->im_cpm.cp_cpcr =
 273                         ((CPM_CR_INIT_RX << 8) | (cpm_cr[scc_index] << 4) |
 274                          CPM_CR_FLG);
 275         do {                            /* Spin until command processed     */
 276                 __asm__ ("eieio");
 277         } while (immr->im_cpm.cp_cpcr & CPM_CR_FLG);
 278
 279         /*
 280          * Ethernet Specific Parameter RAM
 281          *     see table 13-16, pg. 660,
 282          *     pg. 681 (example with suggested settings)
 283          */
 284
 285         pram_ptr->sen_cpres = ~(0x0);   /* Preset CRC */
 286         pram_ptr->sen_cmask = 0xdebb20e3;       /* Constant Mask for CRC */
 287         pram_ptr->sen_crcec = 0x0;      /* Error Counter CRC (unused) */
 288         pram_ptr->sen_alec = 0x0;       /* Alignment Error Counter (unused) */
 289         pram_ptr->sen_disfc = 0x0;      /* Discard Frame Counter (unused) */
 290         pram_ptr->sen_pads = 0x8888;    /* Short Frame PAD Characters */
 291
 292         pram_ptr->sen_retlim = 15;      /* Retry Limit Threshold */
 293         pram_ptr->sen_maxflr = 1518;    /* MAX Frame Length Register */
 294         pram_ptr->sen_minflr = 64;      /* MIN Frame Length Register */
 295
 296         pram_ptr->sen_maxd1 = DBUF_LENGTH;      /* MAX DMA1 Length Register */
 297         pram_ptr->sen_maxd2 = DBUF_LENGTH;      /* MAX DMA2 Length Register */
 298
 299         pram_ptr->sen_gaddr1 = 0x0;     /* Group Address Filter 1 (unused) */
 300         pram_ptr->sen_gaddr2 = 0x0;     /* Group Address Filter 2 (unused) */
 301         pram_ptr->sen_gaddr3 = 0x0;     /* Group Address Filter 3 (unused) */
 302         pram_ptr->sen_gaddr4 = 0x0;     /* Group Address Filter 4 (unused) */
 303
 304         eth_getenv_enetaddr("ethaddr", ea);
 305         pram_ptr->sen_paddrh = (ea[5] << 8) + ea[4];
 306         pram_ptr->sen_paddrm = (ea[3] << 8) + ea[2];
 307         pram_ptr->sen_paddrl = (ea[1] << 8) + ea[0];
 308
 309         pram_ptr->sen_pper = 0x0;       /* Persistence (unused) */
 310         pram_ptr->sen_iaddr1 = 0x0;     /* Individual Address Filter 1 (unused) */
 311         pram_ptr->sen_iaddr2 = 0x0;     /* Individual Address Filter 2 (unused) */
 312         pram_ptr->sen_iaddr3 = 0x0;     /* Individual Address Filter 3 (unused) */
 313         pram_ptr->sen_iaddr4 = 0x0;     /* Individual Address Filter 4 (unused) */
 314         pram_ptr->sen_taddrh = 0x0;     /* Tmp Address (MSB) (unused) */
 315         pram_ptr->sen_taddrm = 0x0;     /* Tmp Address (unused) */
 316         pram_ptr->sen_taddrl = 0x0;     /* Tmp Address (LSB) (unused) */
 317
 318         /*
 319          * Enter Command:  Initialize Tx Params for SCC
 320          */
 321
 322         do {                            /* Spin until ready to issue command    */
 323                 __asm__ ("eieio");
 324         } while (immr->im_cpm.cp_cpcr & CPM_CR_FLG);
 325         /* Issue command */
 326         immr->im_cpm.cp_cpcr =
 327                         ((CPM_CR_INIT_TX << 8) | (cpm_cr[scc_index] << 4) |
 328                          CPM_CR_FLG);
 329         do {                            /* Spin until command processed     */
 330                 __asm__ ("eieio");
 331         } while (immr->im_cpm.cp_cpcr & CPM_CR_FLG);
 332
 333         /*
 334          * Mask all Events in SCCM - we use polling mode
 335          */
 336         immr->im_cpm.cp_scc[scc_index].scc_sccm = 0;
 337
 338         /*
 339          * Clear Events in SCCE -- Clear bits by writing 1's
 340          */
 341
 342         immr->im_cpm.cp_scc[scc_index].scc_scce = ~(0x0);
 343
 344
 345         /*
 346          * Initialize GSMR High 32-Bits
 347          * Settings:  Normal Mode
 348          */
 349
 350         immr->im_cpm.cp_scc[scc_index].scc_gsmrh = 0;
 351
 352         /*
 353          * Initialize GSMR Low 32-Bits, but do not Enable Transmit/Receive
 354          * Settings:
 355          *     TCI = Invert
 356          *     TPL =  48 bits
 357          *     TPP = Repeating 10's
 358          *     LOOP = Loopback
 359          *     MODE = Ethernet
 360          */
 361
 362         immr->im_cpm.cp_scc[scc_index].scc_gsmrl = (SCC_GSMRL_TCI |
 363                                                     SCC_GSMRL_TPL_48 |
 364                                                     SCC_GSMRL_TPP_10 |
 365                                                     SCC_GSMRL_DIAG_LOOP |
 366                                                     SCC_GSMRL_MODE_ENET);
 367
 368         /*
 369          * Initialize the DSR -- see section 13.14.4 (pg. 513) v0.4
 370          */
 371
 372         immr->im_cpm.cp_scc[scc_index].scc_dsr = 0xd555;
 373
 374         /*
 375          * Initialize the PSMR
 376          * Settings:
 377          *  CRC = 32-Bit CCITT
 378          *  NIB = Begin searching for SFD 22 bits after RENA
 379          *  LPB = Loopback Enable (Needed when FDE is set)
 380          */
 381         immr->im_cpm.cp_scc[scc_index].scc_psmr = SCC_PSMR_ENCRC |
 382                         SCC_PSMR_NIB22 | SCC_PSMR_LPB;
 383
 384 #if 0
 385         /*
 386          * Configure Ethernet TENA Signal
 387          */
 388
 389 #if (defined(PC_ENET_TENA) && !defined(PB_ENET_TENA))
 390         immr->im_ioport.iop_pcpar |= PC_ENET_TENA;
 391         immr->im_ioport.iop_pcdir &= ~PC_ENET_TENA;
 392 #elif (defined(PB_ENET_TENA) && !defined(PC_ENET_TENA))
 393         immr->im_cpm.cp_pbpar |= PB_ENET_TENA;
 394         immr->im_cpm.cp_pbdir |= PB_ENET_TENA;
 395 #else
 396 #error Configuration Error: exactly ONE of PB_ENET_TENA, PC_ENET_TENA must be defined
 397 #endif
 398
 399 #if defined(CONFIG_ADS) && defined(CONFIG_MPC860)
 400         /*
 401          * Port C is used to control the PHY,MC68160.
 402          */
 403         immr->im_ioport.iop_pcdir |=
 404                         (PC_ENET_ETHLOOP | PC_ENET_TPFLDL | PC_ENET_TPSQEL);
 405
 406         immr->im_ioport.iop_pcdat |= PC_ENET_TPFLDL;
 407         immr->im_ioport.iop_pcdat &= ~(PC_ENET_ETHLOOP | PC_ENET_TPSQEL);
 408         *((uint *) BCSR1) &= ~BCSR1_ETHEN;
 409 #endif /* MPC860ADS */
 410
 411 #if defined(CONFIG_AMX860)
 412         /*
 413          * Port B is used to control the PHY,MC68160.
 414          */
 415         immr->im_cpm.cp_pbdir |=
 416                         (PB_ENET_ETHLOOP | PB_ENET_TPFLDL | PB_ENET_TPSQEL);
 417
 418         immr->im_cpm.cp_pbdat |= PB_ENET_TPFLDL;
 419         immr->im_cpm.cp_pbdat &= ~(PB_ENET_ETHLOOP | PB_ENET_TPSQEL);
 420
 421         immr->im_ioport.iop_pddir |= PD_ENET_ETH_EN;
 422         immr->im_ioport.iop_pddat &= ~PD_ENET_ETH_EN;
 423 #endif /* AMX860 */
 424
 425 #endif /* 0 */
 426
 427 #ifdef CONFIG_RPXCLASSIC
 428         *((uchar *) BCSR0) &= ~BCSR0_ETHLPBK;
 429         *((uchar *) BCSR0) |= (BCSR0_ETHEN | BCSR0_COLTEST | BCSR0_FULLDPLX);
 430 #endif
 431
 432 #ifdef CONFIG_RPXLITE
 433         *((uchar *) BCSR0) |= BCSR0_ETHEN;
 434 #endif
 435
 436 #ifdef CONFIG_MBX
 437         board_ether_init ();
 438 #endif
 439
 440         /*
 441          * Set the ENT/ENR bits in the GSMR Low -- Enable Transmit/Receive
 442          */
 443
 444         immr->im_cpm.cp_scc[scc_index].scc_gsmrl |=
 445                         (SCC_GSMRL_ENR | SCC_GSMRL_ENT);
 446
 447         /*
 448          * Work around transmit problem with first eth packet
 449          */
 450 #if defined (CONFIG_FADS)
 451         udelay (10000);                         /* wait 10 ms */
 452 #elif defined (CONFIG_AMX860) || defined(CONFIG_RPXCLASSIC)
 453         udelay (100000);                        /* wait 100 ms */
 454 #endif
 455 }
 456
 457 static void scc_halt (int scc_index)
 458 {
 459         volatile immap_t *immr = (immap_t *) CONFIG_SYS_IMMR;
 460
 461         immr->im_cpm.cp_scc[scc_index].scc_gsmrl &=
 462                         ~(SCC_GSMRL_ENR | SCC_GSMRL_ENT);
 463         immr->im_ioport.iop_pcso  &=  ~(PC_ENET_CLSN | PC_ENET_RENA);
 464 }
 465
 466 static int scc_send (int index, volatile void *packet, int length)
 467 {
 468         int i, j = 0;
 469
 470         while ((rtx->txbd[txIdx].cbd_sc & BD_ENET_TX_READY) && (j < TOUT_LOOP)) {
 471                 udelay (1);             /* will also trigger Wd if needed */
 472                 j++;
 473         }
 474         if (j >= TOUT_LOOP)
 475                 printf ("TX not ready\n");
 476         rtx->txbd[txIdx].cbd_bufaddr = (uint) packet;
 477         rtx->txbd[txIdx].cbd_datlen = length;
 478         rtx->txbd[txIdx].cbd_sc |=
 479                         (BD_ENET_TX_READY | BD_ENET_TX_LAST | BD_ENET_TX_WRAP);
 480         while ((rtx->txbd[txIdx].cbd_sc & BD_ENET_TX_READY) && (j < TOUT_LOOP)) {
 481                 udelay (1);             /* will also trigger Wd if needed */
 482                 j++;
 483         }
 484         if (j >= TOUT_LOOP)
 485                 printf ("TX timeout\n");
 486         i = (rtx->txbd[txIdx].
 487                  cbd_sc & BD_ENET_TX_STATS) /* return only status bits */ ;
 488         return i;
 489 }
 490
 491 static int scc_recv (int index, void *packet, int max_length)
 492 {
 493         int length = -1;
 494
 495         if (rtx->rxbd[rxIdx].cbd_sc & BD_ENET_RX_EMPTY) {
 496                 goto Done;              /* nothing received */
 497         }
 498
 499         if (!(rtx->rxbd[rxIdx].cbd_sc & 0x003f)) {
 500                 length = rtx->rxbd[rxIdx].cbd_datlen - 4;
 501                 memcpy (packet,
 502                                 (void *) (NetRxPackets[rxIdx]),
 503                                 length < max_length ? length : max_length);
 504         }
 505
 506         /* Give the buffer back to the SCC. */
 507         rtx->rxbd[rxIdx].cbd_datlen = 0;
 508
 509         /* wrap around buffer index when necessary */
 510         if ((rxIdx + 1) >= PKTBUFSRX) {
 511                 rtx->rxbd[PKTBUFSRX - 1].cbd_sc =
 512                                 (BD_ENET_RX_WRAP | BD_ENET_RX_EMPTY);
 513                 rxIdx = 0;
 514         } else {
 515                 rtx->rxbd[rxIdx].cbd_sc = BD_ENET_RX_EMPTY;
 516                 rxIdx++;
 517         }
 518
 519 Done:
 520         return length;
 521 }
 522
 523   /*
 524    * Test routines
 525    */
 526
 527 static void packet_fill (char *packet, int length)
 528 {
 529         char c = (char) length;
 530         int i;
 531
 532         packet[0] = 0xFF;
 533         packet[1] = 0xFF;
 534         packet[2] = 0xFF;
 535         packet[3] = 0xFF;
 536         packet[4] = 0xFF;
 537         packet[5] = 0xFF;
 538
 539         for (i = 6; i < length; i++) {
 540                 packet[i] = c++;
 541         }
 542 }
 543
 544 static int packet_check (char *packet, int length)
 545 {
 546         char c = (char) length;
 547         int i;
 548
 549         for (i = 6; i < length; i++) {
 550                 if (packet[i] != c++)
 551                         return -1;
 552         }
 553
 554         return 0;
 555 }
 556
 557 static int test_ctlr (int ctlr, int index)
 558 {
 559         int res = -1;
 560         char packet_send[MAX_PACKET_LENGTH];
 561         char packet_recv[MAX_PACKET_LENGTH];
 562         int length;
 563         int i;
 564         int l;
 565
 566         ctlr_proc[ctlr].init (index);
 567
 568         for (i = 0; i < TEST_NUM; i++) {
 569                 for (l = MIN_PACKET_LENGTH; l <= MAX_PACKET_LENGTH; l++) {
 570                         packet_fill (packet_send, l);
 571
 572                         ctlr_proc[ctlr].send (index, packet_send, l);
 573
 574                         length = ctlr_proc[ctlr].recv (index, packet_recv,
 575                                                         MAX_PACKET_LENGTH);
 576
 577                         if (length != l || packet_check (packet_recv, length) < 0) {
 578                                 goto Done;
 579                         }
 580                 }
 581         }
 582
 583         res = 0;
 584
 585 Done:
 586
 587         ctlr_proc[ctlr].halt (index);
 588
 589         /*
 590          * SCC2 Ethernet parameter RAM space overlaps
 591          * the SPI parameter RAM space. So we need to restore
 592          * the SPI configuration after SCC2 ethernet test.
 593          */
 594 #if defined(CONFIG_SPI)
 595         if (ctlr == CTLR_SCC && index == 1) {
 596                 spi_init_f ();
 597                 spi_init_r ();
 598         }
 599 #endif
 600
 601         if (res != 0) {
 602                 post_log ("ethernet %s%d test failed\n", ctlr_name[ctlr],
 603                                   index + 1);
 604         }
 605
 606         return res;
 607 }
 608
 609 int ether_post_test (int flags)
 610 {
 611         int res = 0;
 612         int i;
 613
 614         ctlr_proc[CTLR_SCC].init = scc_init;
 615         ctlr_proc[CTLR_SCC].halt = scc_halt;
 616         ctlr_proc[CTLR_SCC].send = scc_send;
 617         ctlr_proc[CTLR_SCC].recv = scc_recv;
 618
 619         for (i = 0; i < ARRAY_SIZE(ctlr_list); i++) {
 620                 if (test_ctlr (ctlr_list[i][0], ctlr_list[i][1]) != 0) {
 621                         res = -1;
 622                 }
 623         }
 624
 625 #if !defined(CONFIG_8xx_CONS_NONE)
 626         serial_reinit_all ();
 627 #endif
 628         return res;
 629 }
 630
 631 #endif /* CONFIG_POST & CONFIG_SYS_POST_ETHER */