]> git.sur5r.net Git - openocd/blob - src/target/armv7a.h
flashing speed improved using queued jtag. error propagation improved.
[openocd] / src / target / armv7a.h
1 /***************************************************************************
2  *    Copyright (C) 2009 by David Brownell                                 *
3  *                                                                         *
4  *   This program is free software; you can redistribute it and/or modify  *
5  *   it under the terms of the GNU General Public License as published by  *
6  *   the Free Software Foundation; either version 2 of the License, or     *
7  *   (at your option) any later version.                                   *
8  *                                                                         *
9  *   This program is distributed in the hope that it will be useful,       *
10  *   but WITHOUT ANY WARRANTY; without even the implied warranty of        *
11  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the         *
12  *   GNU General Public License for more details.                          *
13  *                                                                         *
14  *   You should have received a copy of the GNU General Public License     *
15  *   along with this program; if not, write to the                         *
16  *   Free Software Foundation, Inc.,                                       *
17  *   59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.             *
18  ***************************************************************************/
19 #ifndef ARMV7A_H
20 #define ARMV7A_H
21
22 #include "arm_adi_v5.h"
23 #include "arm.h"
24 #include "armv4_5_mmu.h"
25 #include "armv4_5_cache.h"
26 #include "arm_dpm.h"
27
28 enum
29 {
30         ARM_PC  = 15,
31         ARM_CPSR = 16
32 }
33 ;
34
35 #define ARMV7_COMMON_MAGIC 0x0A450999
36
37 /* VA to PA translation operations opc2 values*/
38 #define V2PCWPR  0
39 #define V2PCWPW  1
40 #define V2PCWUR  2
41 #define V2PCWUW  3
42 #define V2POWPR  4
43 #define V2POWPW  5
44 #define V2POWUR  6
45 #define V2POWUW  7
46
47 struct armv7a_common
48 {
49         struct arm armv4_5_common;
50         int common_magic;
51         struct reg_cache *core_cache;
52
53         struct adiv5_dap dap;
54
55         /* Core Debug Unit */
56         struct arm_dpm dpm;
57         uint32_t debug_base;
58         uint8_t debug_ap;
59         uint8_t memory_ap;
60
61         /* Cache and Memory Management Unit */
62         struct armv4_5_mmu_common armv4_5_mmu;
63
64         int (*examine_debug_reason)(struct target *target);
65         int (*post_debug_entry)(struct target *target);
66
67         void (*pre_restore_context)(struct target *target);
68 };
69
70 static inline struct armv7a_common *
71 target_to_armv7a(struct target *target)
72 {
73         return container_of(target->arch_info, struct armv7a_common,
74                         armv4_5_common);
75 }
76
77 /* register offsets from armv7a.debug_base */
78
79 /* See ARMv7a arch spec section C10.2 */
80 #define CPUDBG_DIDR             0x000
81
82 /* See ARMv7a arch spec section C10.3 */
83 #define CPUDBG_WFAR             0x018
84 /* PCSR at 0x084 -or- 0x0a0 -or- both ... based on flags in DIDR */
85 #define CPUDBG_DSCR             0x088
86 #define CPUDBG_DRCR             0x090
87 #define CPUDBG_PRCR             0x310
88 #define CPUDBG_PRSR             0x314
89
90 /* See ARMv7a arch spec section C10.4 */
91 #define CPUDBG_DTRRX            0x080
92 #define CPUDBG_ITR              0x084
93 #define CPUDBG_DTRTX            0x08c
94
95 /* See ARMv7a arch spec section C10.5 */
96 #define CPUDBG_BVR_BASE         0x100
97 #define CPUDBG_BCR_BASE         0x140
98 #define CPUDBG_WVR_BASE         0x180
99 #define CPUDBG_WCR_BASE         0x1C0
100 #define CPUDBG_VCR              0x01C
101
102 /* See ARMv7a arch spec section C10.6 */
103 #define CPUDBG_OSLAR            0x300
104 #define CPUDBG_OSLSR            0x304
105 #define CPUDBG_OSSRR            0x308
106 #define CPUDBG_ECR              0x024
107
108 /* See ARMv7a arch spec section C10.7 */
109 #define CPUDBG_DSCCR            0x028
110
111 /* See ARMv7a arch spec section C10.8 */
112 #define CPUDBG_AUTHSTATUS       0xFB8
113
114 int armv7a_arch_state(struct target *target);
115 struct reg_cache *armv7a_build_reg_cache(struct target *target,
116                 struct armv7a_common *armv7a_common);
117 int armv7a_init_arch_info(struct target *target, struct armv7a_common *armv7a);
118
119 extern const struct command_registration armv7a_command_handlers[];
120
121 #endif /* ARMV4_5_H */