git.sur5r.net Git - openocd/blob - src/target/target/ixp42x.cfg

   1 #xscale ixp42x CPU\r
   2 \r
   3 \r
   4 if { [info exists CHIPNAME] } { \r
   5    set  _CHIPNAME $CHIPNAME    \r
   6 } else {         \r
   7    set  _CHIPNAME ixp42x\r
   8 }\r
   9 \r
  10 if { [info exists ENDIAN] } {   \r
  11    set  _ENDIAN $ENDIAN    \r
  12 } else {         \r
  13   # this defaults to a bigendian\r
  14    set  _ENDIAN big\r
  15 }\r
  16 \r
  17 if { [info exists CPUTAPID ] } {\r
  18    set _CPUTAPID $CPUTAPID\r
  19 } else {\r
  20   # force an error till we get a good number\r
  21    set _CPUTAPID 0xffffffff\r
  22 }\r
  23 \r
  24 #use combined on interfaces or targets that can?t set TRST/SRST separately\r
  25 reset_config srst_only srst_pulls_trst\r
  26 #jtag scan chain\r
  27 \r
  28 jtag newtap $_CHIPNAME cpu -irlen 7 -ircapture 0x1 -irmask 0x7f -expected-id $_CPUTAPID\r
  29 \r
  30 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]\r
  31 target create $_TARGETNAME xscale -endian $_ENDIAN -chain-position $_TARGETNAME -variant ixp42x\r
  32 \r