git.sur5r.net Git - openocd/blob - src/target/target/pxa270.cfg

   1 #Marvell/Intel PXA270 Script
   2
   3 if { [info exists CHIPNAME] } {
   4    set  _CHIPNAME $CHIPNAME
   5 } else {
   6    set  _CHIPNAME pxa270
   7 }
   8
   9 if { [info exists ENDIAN] } {
  10    set  _ENDIAN $ENDIAN
  11 } else {
  12    set  _ENDIAN little
  13 }
  14
  15 if { [info exists CPUTAPID ] } {
  16    set _CPUTAPID $CPUTAPID
  17 } else {
  18   # force an error till we get a good number
  19    set _CPUTAPID 0xffffffff
  20 }
  21
  22
  23 # set jtag_nsrst_delay to the delay introduced by your reset circuit
  24 # the rest of the needed delays are built into the openocd program
  25 jtag_nsrst_delay 260
  26 # set the jtag_ntrst_delay to the delay introduced by a reset circuit
  27 # the rest of the needed delays are built into the openocd program
  28 jtag_ntrst_delay 0
  29 #use combined on interfaces or targets that can't set TRST/SRST separately
  30 reset_config trst_and_srst separate
  31 #jtag scan chain
  32
  33
  34 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]
  35 jtag newtap $_CHIPNAME cpu -irlen 7 -ircapture 0x1 -irmask 0x7f -expected-id $_CPUTAPID
  36
  37 target create $_TARGETNAME xscale -endian $_ENDIAN -chain-position $_TARGETNAME -variant pxa27x
  38 # maps to PXA internal RAM. If you are using a PXA255
  39 # you must initialize SDRAM or leave this option off
  40 $_TARGETNAME configure -work-area-virt 0 -work-area-phys 0x5c000000 -work-area-size 0x10000 -work-area-backup 0
  41
  42 #flash bank <driver> <base> <size> <chip_width> <bus_width>
  43 # works for P30 flash
  44 flash bank cfi 0x00000000 0x1000000 2 4 0