git.sur5r.net Git - openocd/blob - src/target/target/str710.cfg

   1 #start slow, speed up after reset
   2 jtag_khz 10
   3
   4 if { [info exists CHIPNAME] } {
   5    set  _CHIPNAME $CHIPNAME
   6 } else {
   7    set  _CHIPNAME str710
   8 }
   9
  10 if { [info exists ENDIAN] } {
  11    set  _ENDIAN $ENDIAN
  12 } else {
  13    set  _ENDIAN little
  14 }
  15
  16 if { [info exists CPUTAPID] } {
  17    set  _CPUTAPID $CPUTAPID
  18 } else {
  19    set  _CPUTAPID 0x3f0f0f0f
  20 }
  21
  22 #use combined on interfaces or targets that can't set TRST/SRST separately
  23 reset_config trst_and_srst srst_pulls_trst
  24
  25 #jtag scan chain
  26
  27 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0x0f -expected-id $_CPUTAPID
  28
  29 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]
  30 target create $_TARGETNAME arm7tdmi -endian $_ENDIAN -chain-position $_TARGETNAME -variant arm7tdmi
  31 $_TARGETNAME configure -event reset-start { jtag_khz 10 }
  32 $_TARGETNAME configure -event reset-init { jtag_khz 6000 }
  33 $_TARGETNAME configure -event gdb-flash-erase-start {
  34         flash protect 0 0 7 off
  35         flash protect 1 0 1 off
  36 }
  37
  38 $_TARGETNAME configure -work-area-virt 0 -work-area-phys 0x2000C000 -work-area-size 0x4000 -work-area-backup 0
  39
  40 #flash bank str7x <base> <size> 0 0 <target#> <variant>
  41 flash bank str7x 0x40000000 0x00040000 0 0 0 STR71x
  42 flash bank str7x 0x400C0000 0x00004000 0 0 0 STR71x
  43
  44 # For more information about the configuration files, take a look at:
  45 # openocd.texi