git.sur5r.net Git - openocd/blob - src/target/target/ti_dm355.cfg

   1 #\r
   2 # Texas Instruments DaVinci family:  TMS320DM355\r
   3 #\r
   4 if { [info exists CHIPNAME] } {\r
   5    set  _CHIPNAME $CHIPNAME\r
   6 } else {\r
   7    set  _CHIPNAME dm355\r
   8 }\r
   9 if { [info exists ENDIAN] } {\r
  10    set  _ENDIAN $ENDIAN\r
  11 } else {\r
  12    set  _ENDIAN little\r
  13 }\r
  14 \r
  15 #\r
  16 # For now, expect EMU0/EMU1 jumpered LOW (not TI's default) so ARM and ETB\r
  17 # are enabled without making ICEpick route ARM and ETB into the JTAG chain.\r
  18 #\r
  19 # Also note:  when running without RTCK before the PLLs are set up, you\r
  20 # may need to slow the JTAG clock down quite a lot (under 2 MHz).\r
  21 #\r
  22 \r
  23 # Subsidiary TAP: ARM ETB11, with scan chain for 4K of ETM trace buffer\r
  24 if { [info exists ETB_TAPID ] } {\r
  25    set _ETB_TAPID $ETB_TAPID\r
  26 } else {\r
  27    set _ETB_TAPID 0x2b900f0f\r
  28 }\r
  29 jtag newtap $_CHIPNAME etb -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_ETB_TAPID\r
  30 \r
  31 # Subsidiary TAP: ARM926ejs with scan chains for ARM Debug, EmbeddedICE-RT, ETM.\r
  32 if { [info exists CPU_TAPID ] } {\r
  33    set _CPU_TAPID $CPU_TAPID\r
  34 } else {\r
  35    set _CPU_TAPID 0x07926001\r
  36 }\r
  37 jtag newtap $_CHIPNAME arm -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPU_TAPID\r
  38 \r
  39 # Primary TAP: ICEpick (JTAG route controller) and boundary scan\r
  40 if { [info exists JRC_TAPID ] } {\r
  41    set _JRC_TAPID $JRC_TAPID\r
  42 } else {\r
  43    set _JRC_TAPID 0x0b73b02f\r
  44 }\r
  45 jtag newtap $_CHIPNAME jrc -irlen 6 -ircapture 0x1 -irmask 0x3f -expected-id $_JRC_TAPID\r
  46 \r
  47 # GDB target:  the ARM, using SRAM1 for scratch.  SRAM0 (also 16K)\r
  48 # and the ETB memory (4K) are other options, while trace is unused.\r
  49 set _TARGETNAME $_CHIPNAME.arm\r
  50 \r
  51 target create $_TARGETNAME arm926ejs -endian $_ENDIAN -chain-position $_TARGETNAME\r
  52 $_TARGETNAME configure -work-area-virt 0 -work-area-phys 0x00014000 -work-area-size 0x4000 -work-area-backup 0\r
  53 \r
  54 arm7_9 dbgrq enable\r
  55 arm7_9 fast_memory_access enable\r
  56 arm7_9 dcc_downloads enable\r
  57 \r
  58 # trace setup\r
  59 # FIXME we ought to be able to say "... config $_TARGETNAME ..."\r
  60 # (not "config 0") facilitating additional targets (e.g. other chips)\r
  61 etm config 0 16 normal full etb\r
  62 etb config 0 $_CHIPNAME.etb\r
  63 \r