]> git.sur5r.net Git - openocd/blob - tcl/target/bluenrg-x.cfg
pipistrello: decrease jtag speed to 10 MHz
[openocd] / tcl / target / bluenrg-x.cfg
1 #
2 # bluenrg-1/2 devices support only SWD transports.
3 #
4
5 source [find target/swj-dp.tcl]
6
7 if { [info exists CHIPNAME] } {
8    set _CHIPNAME $CHIPNAME
9 } else {
10    set _CHIPNAME bluenrg-1
11 }
12
13 set _ENDIAN little
14
15 # Work-area is a space in RAM used for flash programming
16 # By default use 24kB-256bytes
17 if { [info exists WORKAREASIZE] } {
18    set _WORKAREASIZE $WORKAREASIZE
19 } else {
20    set _WORKAREASIZE 0x5F00
21 }
22
23 adapter_khz 4000
24
25 if { [info exists CPUTAPID] } {
26    set _CPUTAPID $CPUTAPID
27 } else {
28    set _CPUTAPID 0x0bb11477
29 }
30
31 swj_newdap $_CHIPNAME cpu -expected-id $_CPUTAPID
32
33 set _TARGETNAME $_CHIPNAME.cpu
34 set WDOG_VALUE 0
35 set WDOG_VALUE_SET 0
36
37 target create $_TARGETNAME cortex_m -endian $_ENDIAN -chain-position $_TARGETNAME
38
39 $_TARGETNAME configure -work-area-phys 0x20000100 -work-area-size $_WORKAREASIZE -work-area-backup 0
40
41 # flash size will be probed
42 set _FLASHNAME $_CHIPNAME.flash
43 flash bank $_FLASHNAME bluenrg-x 0 0 0 0 $_TARGETNAME
44
45 # In BlueNRG-X reset pin is actually a shutdown (power-off), so define reset as none
46 reset_config none
47
48 if {![using_hla]} {
49    # if srst is not fitted use SYSRESETREQ to
50    # perform a soft reset
51    cortex_m reset_config sysresetreq
52 }
53
54 $_TARGETNAME configure -event halted {
55         global WDOG_VALUE
56         global WDOG_VALUE_SET
57         # Stop watchdog during halt, if enabled
58         mem2array value 32 0x40700008 1
59         set WDOG_VALUE [expr ($value(0))]
60         if [expr ($value(0) & (1 << 1))] {
61                 set WDOG_VALUE_SET 1
62                 mww 0x40700008 [expr ($value(0) & 0xFFFFFFFD)]
63         }
64 }
65 $_TARGETNAME configure -event resumed {
66         global WDOG_VALUE
67         global WDOG_VALUE_SET
68         if [expr $WDOG_VALUE_SET] {
69                 # Restore watchdog enable value after resume
70                 mww 0x40700008 $WDOG_VALUE
71                 set WDOG_VALUE_SET 0
72        }
73 }