]> git.sur5r.net Git - openocd/blob - tcl/target/cc26xx.cfg
psoc5lp: Add NV Latch flash driver
[openocd] / tcl / target / cc26xx.cfg
1 # Config for Texas Instruments low power SoC CC26xx family
2
3 adapter_khz 100
4
5 source [find target/icepick.cfg]
6 source [find target/ti-cjtag.cfg]
7
8 if { [info exists CHIPNAME] } {
9    set _CHIPNAME $CHIPNAME
10 } else {
11    set _CHIPNAME cc26xx
12 }
13
14 #
15 # Main DAP
16 #
17 if { [info exists DAP_TAPID] } {
18    set _DAP_TAPID $DAP_TAPID
19 } else {
20    set _DAP_TAPID 0x4BA00477
21 }
22 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_DAP_TAPID -disable
23 jtag configure $_CHIPNAME.cpu -event tap-enable "icepick_c_tapenable $_CHIPNAME.jrc 0"
24
25 #
26 # ICEpick-C (JTAG route controller)
27 #
28 if { [info exists JRC_TAPID] } {
29    set _JRC_TAPID $JRC_TAPID
30 } else {
31    set _JRC_TAPID 0x1B99A02F
32 }
33 jtag newtap $_CHIPNAME jrc -irlen 6 -ircapture 0x1 -irmask 0x3f -expected-id $_JRC_TAPID -ignore-version
34 # A start sequence is needed to change from cJTAG (Compact JTAG) to
35 # 4-pin JTAG before talking via JTAG commands
36 jtag configure $_CHIPNAME.jrc -event setup "jtag tapenable $_CHIPNAME.cpu"
37 jtag configure $_CHIPNAME.jrc -event post-reset "ti_cjtag_to_4pin_jtag $_CHIPNAME.jrc"
38
39 #
40 # Cortex-M3 target
41 #
42 set _TARGETNAME $_CHIPNAME.cpu
43 dap create $_CHIPNAME.dap -chain-position $_CHIPNAME.cpu
44 target create $_TARGETNAME cortex_m -dap $_CHIPNAME.dap