git.sur5r.net Git - openocd/blob - tcl/target/lpc1850.cfg

   1 source [find target/swj-dp.tcl]
   2
   3 adapter_khz 500
   4
   5 if { [info exists CHIPNAME] } {
   6         set _CHIPNAME $CHIPNAME
   7 } else {
   8         set _CHIPNAME lpc1850
   9 }
  10
  11 if { [info exists ENDIAN] } {
  12    set _ENDIAN $ENDIAN
  13 } else {
  14    set _ENDIAN little
  15 }
  16 #
  17 # M3 JTAG mode TAP
  18 #
  19 if { [info exists M3_JTAG_TAPID] } {
  20    set _M3_JTAG_TAPID $M3_JTAG_TAPID
  21 } else {
  22    set _M3_JTAG_TAPID 0x4ba00477
  23 }
  24
  25 swj_newdap $_CHIPNAME m3 -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_M3_JTAG_TAPID
  26
  27 set _TARGETNAME $_CHIPNAME.m3
  28 target create $_TARGETNAME cortex_m -endian $_ENDIAN -chain-position $_TARGETNAME
  29
  30 if {![using_hla]} {
  31    # if srst is not fitted use SYSRESETREQ to
  32    # perform a soft reset
  33    cortex_m reset_config sysresetreq
  34 }