git.sur5r.net Git - openocd/blob - tcl/target/pic32mx.cfg

   1
   2 if { [info exists CHIPNAME] } {
   3    set  _CHIPNAME $CHIPNAME
   4 } else {
   5    set  _CHIPNAME pic32mx
   6 }
   7
   8 if { [info exists ENDIAN] } {
   9    set  _ENDIAN $ENDIAN
  10 } else {
  11    set  _ENDIAN little
  12 }
  13
  14 if { [info exists CPUTAPID ] } {
  15    set _CPUTAPID $CPUTAPID
  16 } else {
  17   # force an error till we get a good number
  18    set _CPUTAPID 0x30938053
  19 }
  20
  21 jtag_nsrst_delay 100
  22 jtag_ntrst_delay 100
  23
  24 #use combined on interfaces or targets that can't set TRST/SRST separately
  25 reset_config srst_only
  26
  27 #jtag scan chain
  28 #format L IRC IRCM IDCODE (Length, IR Capture, IR Capture Mask, IDCODE)
  29 jtag newtap $_CHIPNAME cpu -irlen 5  -ircapture 0x1 -irmask 0x1f -expected-id $_CPUTAPID
  30
  31 set _TARGETNAME $_CHIPNAME.cpu
  32 target create $_TARGETNAME mips_m4k -endian $_ENDIAN -chain-position $_TARGETNAME
  33
  34 $_TARGETNAME configure -work-area-phys 0xa0000800 -work-area-size 16384 -work-area-backup 0
  35
  36 $_TARGETNAME configure -event reset-init {
  37         #
  38         # from reset the pic32 cannot execute code in ram - enable ram execution
  39         # minimum offset from start of ram is 2k
  40         #
  41
  42         # BMXCON
  43         mww 0xbf882000 0x001f0040
  44         # BMXDKPBA: 0xa0000800
  45         mww 0xbf882010 0x00000800
  46         # BMXDUDBA
  47         mww 0xbf882020 0x00004000
  48         # BMXDUPBA
  49         mww 0xbf882030 0x00004000
  50 }
  51
  52 set _FLASHNAME $_CHIPNAME.flash
  53 flash bank $_FLASHNAME pic32mx 0xbd000000 0 0 0 $_TARGETNAME
  54 set _FLASHNAME $_CHIPNAME.flash
  55 flash bank $_FLASHNAME pic32mx 0xbfc00000 0 0 0 $_TARGETNAME
  56
  57 # For more information about the configuration files, take a look at:
  58 # openocd.texi