--- /dev/null
+/* ---------------------------------------------------------------------------- */\r
+/* Atmel Microcontroller Software Support */\r
+/* ---------------------------------------------------------------------------- */\r
+/* Copyright (c) 2015, Atmel Corporation */\r
+/* */\r
+/* All rights reserved. */\r
+/* */\r
+/* Redistribution and use in source and binary forms, with or without */\r
+/* modification, are permitted provided that the following condition is met: */\r
+/* */\r
+/* - Redistributions of source code must retain the above copyright notice, */\r
+/* this list of conditions and the disclaimer below. */\r
+/* */\r
+/* Atmel's name may not be used to endorse or promote products derived from */\r
+/* this software without specific prior written permission. */\r
+/* */\r
+/* DISCLAIMER: THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR */\r
+/* IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF */\r
+/* MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE */\r
+/* DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT, */\r
+/* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT */\r
+/* LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, */\r
+/* OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF */\r
+/* LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING */\r
+/* NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, */\r
+/* EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE. */\r
+/* ---------------------------------------------------------------------------- */\r
+/* */\r
+\r
+#ifndef _CHIP_PINS_H_\r
+#define _CHIP_PINS_H_\r
+\r
+/*----------------------------------------------------------------------------\r
+ * PIOs Define\r
+ *----------------------------------------------------------------------------*/\r
+\r
+/*----------------------------------------------------------------------------*/\r
+/**\r
+ * This pages lists all the pio definitions contained in chip.h.\r
+ * The constants are named using the following convention: PIN_* for a constant\r
+ * which defines a single Pin instance (but may include several PIOs sharing the\r
+ * same controller), and PINS_* for a list of Pin instances.\r
+ */\r
+\r
+/* ========== Pio PIN definition for ADC peripheral ========== */\r
+\r
+#define PIN_AD0 { PIO_GROUP_D, PIO_PD19X1_AD0, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD1 { PIO_GROUP_D, PIO_PD20X1_AD1, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD2 { PIO_GROUP_D, PIO_PD21X1_AD2, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD3 { PIO_GROUP_D, PIO_PD22X1_AD3, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD4 { PIO_GROUP_D, PIO_PD23X1_AD4, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD5 { PIO_GROUP_D, PIO_PD24X1_AD5, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD6 { PIO_GROUP_D, PIO_PD25X1_AD6, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD7 { PIO_GROUP_D, PIO_PD26X1_AD7, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD8 { PIO_GROUP_D, PIO_PD27X1_AD8, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD9 { PIO_GROUP_D, PIO_PD28X1_AD9, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD10 { PIO_GROUP_D, PIO_PD29X1_AD10, PIO_PERIPH_F, PIO_DEFAULT }\r
+#define PIN_AD11 { PIO_GROUP_D, PIO_PD30X1_AD11, PIO_PERIPH_F, PIO_DEFAULT }\r
+\r
+#define PIN_ADTRG { PIO_GROUP_D, PIO_PD31A_ADTRG, PIO_PERIPH_A, PIO_DEFAULT }\r
+\r
+/* ========== Pio PIN definition for ARM JTAG peripheral ========== */\r
+\r
+/* JTAG IOSET 1 */\r
+\r
+#define PINS_JTAG_IOS1 {\\r
+ { PIO_GROUP_D, 0x0007c000, PIO_PERIPH_A, PIO_DEFAULT }}\r
+\r
+/* JTAG IOSET 2 */\r
+\r
+#define PINS_JTAG_IOS2 {\\r
+ { PIO_GROUP_D, 0x000007c0, PIO_PERIPH_A, PIO_DEFAULT }}\r
+\r
+/* JTAG IOSET 3 */\r
+\r
+#define PINS_JTAG_IOS3 {\\r
+ { PIO_GROUP_D, 0xf8000000, PIO_PERIPH_B, PIO_DEFAULT }}\r
+\r
+/* JTAG IOSET 4 */\r
+\r
+#define PINS_JTAG_IOS4 {\\r
+ { PIO_GROUP_D, 0x07c00000, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+\r
+/* ========== Pio PIN definition for CAN0 peripheral ========== */\r
+\r
+#define PINS_CAN0_IOS0 {\\r
+ { PIO_GROUP_C, PIO_PC1C_CANTX0 | PIO_PC2C_CANRX0, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+#ifdef PIO_PC10E_CANTX0\r
+#define PINS_CAN0_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC10E_CANTX0 | PIO_PC11E_CANRX0, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+#endif\r
+\r
+/* ========== Pio PIN definition for CAN1 peripheral ========== */\r
+\r
+#ifdef MCAN1\r
+#define PINS_CAN1_IOS0 {\\r
+ { PIO_GROUP_C, PIO_PC26D_CANTX1 | PIO_PC27D_CANRX1, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+#endif\r
+\r
+/* ========== Pio PIN definition for CLASSD peripheral ========== */\r
+\r
+#define PIN_CLASSD_L0_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA28F_CLASSD_L0, PIO_PERIPH_F, PIO_DEFAULT }\r
+\r
+#define PIN_CLASSD_L1_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA29F_CLASSD_L1, PIO_PERIPH_F, PIO_DEFAULT }\r
+\r
+#define PIN_CLASSD_L2_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA30F_CLASSD_L2, PIO_PERIPH_F, PIO_DEFAULT }\r
+\r
+#define PIN_CLASSD_L3_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA31F_CLASSD_L3, PIO_PERIPH_F, PIO_DEFAULT }\r
+\r
+#define PIN_CLASSD_R0_IOS1 \\r
+ { PIO_GROUP_B, PIO_PB1F_CLASSD_R0, PIO_PERIPH_F, PIO_DEFAULT }\r
+\r
+#define PIN_CLASSD_R1_IOS1 \\r
+ { PIO_GROUP_B, PIO_PB2F_CLASSD_R1, PIO_PERIPH_F, PIO_DEFAULT }\r
+\r
+#define PIN_CLASSD_R2_IOS1 \\r
+ { PIO_GROUP_B, PIO_PB3F_CLASSD_R2, PIO_PERIPH_F, PIO_DEFAULT }\r
+\r
+#define PIN_CLASSD_R3_IOS1 \\r
+ { PIO_GROUP_B, PIO_PB4F_CLASSD_R3, PIO_PERIPH_F, PIO_DEFAULT }\r
+\r
+#define PINS_CLASSD_IOS1 {\\r
+ PIN_CLASSD_L0_IOS1, PIN_CLASSD_L1_IOS1, \\r
+ PIN_CLASSD_L2_IOS1, PIN_CLASSD_L3_IOS1, \\r
+ PIN_CLASSD_R0_IOS1, PIN_CLASSD_R1_IOS1, \\r
+ PIN_CLASSD_R2_IOS1, PIN_CLASSD_R3_IOS1, \\r
+};\r
+\r
+/* ========== Pio PIN definition for EBI peripheral ========== */\r
+\r
+/* NFC IOSET 1 */\r
+\r
+#define PINS_NFC_IOS1 {\\r
+ { PIO_GROUP_A, 0xffc00000, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, 0x000007ff, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, 0x00000100, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* NFC IOSET 2 */\r
+\r
+#define PINS_NFC_IOS2 {\\r
+ { PIO_GROUP_A, 0x003fffff, PIO_PERIPH_F, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for FLEXCOM0 peripheral ========== */\r
+\r
+/* FLEXCOM0 IOSET 1 (TWI) */\r
+\r
+#define PINS_FLEXCOM0_TWI_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB28C_FLEXCOM0_IO0 | PIO_PB29C_FLEXCOM0_IO1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM0 IOSET 1 (USART) */\r
+\r
+#define PINS_FLEXCOM0_USART_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB28C_FLEXCOM0_IO0 | PIO_PB29C_FLEXCOM0_IO1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+};\r
+\r
+\r
+/* FLEXCOM0 IOSET 1 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM0_USART_HS_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB28C_FLEXCOM0_IO0 | PIO_PB29C_FLEXCOM0_IO1 | PIO_PB31C_FLEXCOM0_IO3, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC0C_FLEXCOM0_IO4, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM0 IOSET 1 (RS485) */\r
+\r
+#define PINS_FLEXCOM0_USART_IOS1_RS485 {\\r
+ { PIO_GROUP_B, PIO_PB28C_FLEXCOM0_IO0 | PIO_PB29C_FLEXCOM0_IO1 | PIO_PC0C_FLEXCOM0_IO4, PIO_PERIPH_C, PIO_DEFAULT },\\r
+};\r
+\r
+/* FLEXCOM0 IOSET 1 (SPI) */\r
+\r
+#define PIN_FLEXCOM0_SPI_NPCS0_IOS1 \\r
+ { PIO_GROUP_B, PIO_PB31C_FLEXCOM0_IO3, PIO_PERIPH_C, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM0_SPI_NPCS1_IOS1 \\r
+ { PIO_GROUP_C, PIO_PC0C_FLEXCOM0_IO4, PIO_PERIPH_C, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM0_SPI_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB28C_FLEXCOM0_IO0 | PIO_PB29C_FLEXCOM0_IO1 | PIO_PB30C_FLEXCOM0_IO2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM0_SPI_NPCS0_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB28C_FLEXCOM0_IO0 | PIO_PB29C_FLEXCOM0_IO1 | PIO_PB30C_FLEXCOM0_IO2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_FLEXCOM0_SPI_NPCS0_IOS1,\\r
+}\r
+\r
+#define PINS_FLEXCOM0_SPI_NPCS1_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB28C_FLEXCOM0_IO0 | PIO_PB29C_FLEXCOM0_IO1 | PIO_PB30C_FLEXCOM0_IO2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_FLEXCOM0_SPI_NPCS1_IOS1,\\r
+}\r
+\r
+/* ========== Pio PIN definition for FLEXCOM1 peripheral ========== */\r
+\r
+/* FLEXCOM1 IOSET 1 (TWI) */\r
+\r
+#define PINS_FLEXCOM1_TWI_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA24A_FLEXCOM1_IO0 | PIO_PA23A_FLEXCOM1_IO1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM1 IOSET 1 (USART) */\r
+\r
+#define PINS_FLEXCOM1_USART_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA24A_FLEXCOM1_IO0 | PIO_PA23A_FLEXCOM1_IO1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM1 IOSET 1 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM1_USART_HS_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA24A_FLEXCOM1_IO0 | PIO_PA23A_FLEXCOM1_IO1 | PIO_PA25A_FLEXCOM1_IO3 | PIO_PA26A_FLEXCOM1_IO4, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM1 IOSET 1 (RS485) */\r
+\r
+#define PINS_FLEXCOM1_USART_IOS1_RS485 {\\r
+ { PIO_GROUP_A, PIO_PA24A_FLEXCOM1_IO0 | PIO_PA23A_FLEXCOM1_IO1 | PIO_PA26A_FLEXCOM1_IO4, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM1 IOSET 1 (SPI) */\r
+\r
+#define PIN_FLEXCOM1_SPI_NPCS0_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA25A_FLEXCOM1_IO3, PIO_PERIPH_A, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM1_SPI_NPCS1_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA26A_FLEXCOM1_IO4, PIO_PERIPH_A, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM1_SPI_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA24A_FLEXCOM1_IO0 | PIO_PA23A_FLEXCOM1_IO1 | PIO_PA22A_FLEXCOM1_IO2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM1_SPI_NPCS0_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA24A_FLEXCOM1_IO0 | PIO_PA23A_FLEXCOM1_IO1 | PIO_PA22A_FLEXCOM1_IO2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ PIN_FLEXCOM1_SPI_NPCS0_IOS1,\\r
+}\r
+\r
+#define PINS_FLEXCOM1_SPI_NPCS1_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA24A_FLEXCOM1_IO0 | PIO_PA23A_FLEXCOM1_IO1 | PIO_PA22A_FLEXCOM1_IO2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ PIN_FLEXCOM1_SPI_NPCS1_IOS1,\\r
+}\r
+\r
+/* ========== Pio PIN definition for FLEXCOM2 peripheral ========== */\r
+\r
+/* FLEXCOM2 IOSET 1 (TWI) */\r
+\r
+#define PINS_FLEXCOM2_TWI_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA6E_FLEXCOM2_IO0 | PIO_PA7E_FLEXCOM2_IO1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM2 IOSET 1 (USART) */\r
+\r
+#define PINS_FLEXCOM2_USART_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA6E_FLEXCOM2_IO0 | PIO_PA7E_FLEXCOM2_IO1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM2 IOSET 1 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM2_USART_HS_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA6E_FLEXCOM2_IO0 | PIO_PA7E_FLEXCOM2_IO1 | PIO_PA9E_FLEXCOM2_IO3 | PIO_PA10E_FLEXCOM2_IO4, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM2 IOSET 1 (RS485) */\r
+\r
+#define PINS_FLEXCOM2_RS485_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA6E_FLEXCOM2_IO0 | PIO_PA7E_FLEXCOM2_IO1 | PIO_PA10E_FLEXCOM2_IO4, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM2 IOSET 1 (SPI) */\r
+\r
+#define PIN_FLEXCOM2_SPI_NPCS0_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA9E_FLEXCOM2_IO3, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM2_SPI_NPCS1_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA10E_FLEXCOM2_IO4, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM2_SPI_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA6E_FLEXCOM2_IO0 | PIO_PA7E_FLEXCOM2_IO1 | PIO_PA8E_FLEXCOM2_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM2_SPI_NPCS0_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA6E_FLEXCOM2_IO0 | PIO_PA7E_FLEXCOM2_IO1 | PIO_PA8E_FLEXCOM2_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ PIN_FLEXCOM2_SPI_NPCS0_IOS1, \\r
+}\r
+\r
+#define PINS_FLEXCOM2_SPI_NPCS1_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA6E_FLEXCOM2_IO0 | PIO_PA7E_FLEXCOM2_IO1 | PIO_PA8E_FLEXCOM2_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ PIN_FLEXCOM2_SPI_NPCS1_IOS1, \\r
+}\r
+\r
+/* FLEXCOM2 IOSET 2 (TWI) */\r
+\r
+#define PINS_FLEXCOM2_TWI_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD26C_FLEXCOM2_IO0 | PIO_PD27C_FLEXCOM2_IO1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM2 IOSET 2 (USART) */\r
+\r
+#define PINS_FLEXCOM2_USART_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD26C_FLEXCOM2_IO0 | PIO_PD27C_FLEXCOM2_IO1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM2 IOSET 2 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM2_USART_HS_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD26C_FLEXCOM2_IO0 | PIO_PD27C_FLEXCOM2_IO1 | PIO_PD29C_FLEXCOM2_IO3 | PIO_PD30C_FLEXCOM2_IO4, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM2 IOSET 2 (RS485) */\r
+\r
+#define PINS_FLEXCOM2_RS485_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD26C_FLEXCOM2_IO0 | PIO_PD27C_FLEXCOM2_IO1 | PIO_PD30C_FLEXCOM2_IO4, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM2 IOSET 2 (SPI) */\r
+\r
+#define PIN_FLEXCOM2_SPI_NPCS0_IOS2 \\r
+ { PIO_GROUP_D, PIO_PD29C_FLEXCOM2_IO3, PIO_PERIPH_C, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM2_SPI_NPCS1_IOS2 \\r
+ { PIO_GROUP_D, PIO_PD30C_FLEXCOM2_IO4, PIO_PERIPH_C, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM2_SPI_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD26C_FLEXCOM2_IO0 | PIO_PD27C_FLEXCOM2_IO1 | PIO_PD28C_FLEXCOM2_IO2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM2_SPI_NPCS0_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD26C_FLEXCOM2_IO0 | PIO_PD27C_FLEXCOM2_IO1 | PIO_PD28C_FLEXCOM2_IO2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_FLEXCOM2_SPI_NPCS0_IOS2,\\r
+}\r
+\r
+#define PINS_FLEXCOM2_SPI_NPCS1_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD26C_FLEXCOM2_IO0 | PIO_PD27C_FLEXCOM2_IO1 | PIO_PD28C_FLEXCOM2_IO2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_FLEXCOM2_SPI_NPCS1_IOS2,\\r
+}\r
+\r
+/* ========== Pio PIN definition for FLEXCOM3 peripheral ========== */\r
+\r
+/* FLEXCOM3 IOSET 1 (TWI) */\r
+\r
+#define PINS_FLEXCOM3_TWI_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA15E_FLEXCOM3_IO0 | PIO_PA13E_FLEXCOM3_IO1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 1 (USART) */\r
+\r
+#define PINS_FLEXCOM3_USART_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA15E_FLEXCOM3_IO0 | PIO_PA13E_FLEXCOM3_IO1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 1 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM3_USART_HS_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA15E_FLEXCOM3_IO0 | PIO_PA13E_FLEXCOM3_IO1 | PIO_PA16E_FLEXCOM3_IO3 | PIO_PA17E_FLEXCOM3_IO4, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 1 (RS585) */\r
+\r
+#define PINS_FLEXCOM3_RS485_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA15E_FLEXCOM3_IO0 | PIO_PA13E_FLEXCOM3_IO1 | PIO_PA17E_FLEXCOM3_IO4, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 1 (SPI) */\r
+\r
+#define PIN_FLEXCOM3_SPI_NPCS0_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA16E_FLEXCOM3_IO3, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM3_SPI_NPCS1_IOS1 \\r
+ { PIO_GROUP_A, PIO_PA17E_FLEXCOM3_IO4, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM3_SPI_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA15E_FLEXCOM3_IO0 | PIO_PA13E_FLEXCOM3_IO1 | PIO_PA14E_FLEXCOM3_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM3_SPI_NPCS0_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA15E_FLEXCOM3_IO0 | PIO_PA13E_FLEXCOM3_IO1 | PIO_PA14E_FLEXCOM3_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ PIN_FLEXCOM3_SPI_NPCS0_IOS1,\\r
+}\r
+\r
+#define PINS_FLEXCOM3_SPI_NPCS1_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA15E_FLEXCOM3_IO0 | PIO_PA13E_FLEXCOM3_IO1 | PIO_PA14E_FLEXCOM3_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ PIN_FLEXCOM3_SPI_NPCS1_IOS1,\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 2 (TWI) */\r
+\r
+#define PINS_FLEXCOM3_TWI_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC20E_FLEXCOM3_IO0 | PIO_PC19E_FLEXCOM3_IO1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 2 (USART) */\r
+\r
+#define PINS_FLEXCOM3_USART_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC20E_FLEXCOM3_IO0 | PIO_PC19E_FLEXCOM3_IO1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 2 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM3_USART_HS_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC20E_FLEXCOM3_IO0 | PIO_PC19E_FLEXCOM3_IO1 | PIO_PC21E_FLEXCOM3_IO3 | PIO_PC22E_FLEXCOM3_IO4, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 2 (RS485) */\r
+\r
+#define PINS_FLEXCOM3_RS485_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC20E_FLEXCOM3_IO0 | PIO_PC19E_FLEXCOM3_IO1 | PIO_PC22E_FLEXCOM3_IO4, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 2 (SPI) */\r
+\r
+#define PIN_FLEXCOM3_SPI_NPCS0_IOS2 \\r
+ { PIO_GROUP_C, PIO_PC21E_FLEXCOM3_IO3, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM3_SPI_NPCS1_IOS2 \\r
+ { PIO_GROUP_C, PIO_PC22E_FLEXCOM3_IO4, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM3_SPI_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC20E_FLEXCOM3_IO0 | PIO_PC19E_FLEXCOM3_IO1 | PIO_PC18E_FLEXCOM3_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM3_SPI_NPCS0_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC20E_FLEXCOM3_IO0 | PIO_PC19E_FLEXCOM3_IO1 | PIO_PC18E_FLEXCOM3_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ PIN_FLEXCOM3_SPI_NPCS0_IOS2,\\r
+}\r
+\r
+#define PINS_FLEXCOM3_SPI_NPCS1_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC20E_FLEXCOM3_IO0 | PIO_PC19E_FLEXCOM3_IO1 | PIO_PC18E_FLEXCOM3_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ PIN_FLEXCOM3_SPI_NPCS1_IOS2,\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 3 (TWI) */\r
+\r
+#define PINS_FLEXCOM3_TWI_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB23E_FLEXCOM3_IO0 | PIO_PB22E_FLEXCOM3_IO1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 3 (USART) */\r
+\r
+#define PINS_FLEXCOM3_USART_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB23E_FLEXCOM3_IO0 | PIO_PB22E_FLEXCOM3_IO1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 3 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM3_USART_HS_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB23E_FLEXCOM3_IO0 | PIO_PB22E_FLEXCOM3_IO1 | PIO_PB24E_FLEXCOM3_IO3 | PIO_PB25E_FLEXCOM3_IO4, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 3 (RS485) */\r
+\r
+#define PINS_FLEXCOM3_RS485_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB23E_FLEXCOM3_IO0 | PIO_PB22E_FLEXCOM3_IO1 | PIO_PB25E_FLEXCOM3_IO4, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM3 IOSET 3 (SPI) */\r
+\r
+#define PIN_FLEXCOM3_SPI_NPCS0_IOS3 \\r
+ { PIO_GROUP_B, PIO_PB24E_FLEXCOM3_IO3, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM3_SPI_NPCS1_IOS3 \\r
+ { PIO_GROUP_B, PIO_PB25E_FLEXCOM3_IO4, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM3_SPI_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB23E_FLEXCOM3_IO0 | PIO_PB22E_FLEXCOM3_IO1 | PIO_PB21E_FLEXCOM3_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM3_SPI_NPCS0_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB23E_FLEXCOM3_IO0 | PIO_PB22E_FLEXCOM3_IO1 | PIO_PB21E_FLEXCOM3_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ PIN_FLEXCOM3_SPI_NPCS0_IOS3,\\r
+}\r
+\r
+#define PINS_FLEXCOM3_SPI_NPCS1_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB23E_FLEXCOM3_IO0 | PIO_PB22E_FLEXCOM3_IO1 | PIO_PB21E_FLEXCOM3_IO2, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ PIN_FLEXCOM3_SPI_NPCS1_IOS3,\\r
+}\r
+\r
+/* ========== Pio PIN definition for FLEXCOM4 peripheral ========== */\r
+\r
+/* FLEXCOM4 IOSET 1 (TWI) */\r
+\r
+#define PINS_FLEXCOM4_TWI_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC28B_FLEXCOM4_IO0 | PIO_PC29B_FLEXCOM4_IO1, PIO_PERIPH_B, PIO_DEFAULT } \\r
+}\r
+\r
+/* FLEXCOM4 IOSET 1 (USART) */\r
+\r
+#define PINS_FLEXCOM4_USART_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC28B_FLEXCOM4_IO0 | PIO_PC29B_FLEXCOM4_IO1, PIO_PERIPH_B, PIO_DEFAULT } \\r
+}\r
+\r
+/* FLEXCOM4 IOSET 1 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM4_USART_HS_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC28B_FLEXCOM4_IO0 | PIO_PC29B_FLEXCOM4_IO1 | PIO_PC31B_FLEXCOM4_IO3, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD0B_FLEXCOM4_IO4, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 1 (RS485) */\r
+\r
+#define PINS_FLEXCOM4_RS485_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC28B_FLEXCOM4_IO0 | PIO_PC29B_FLEXCOM4_IO1, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD0B_FLEXCOM4_IO4, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 1 (SPI) */\r
+\r
+#define PIN_FLEXCOM4_SPI_NPCS0_IOS1 \\r
+ { PIO_GROUP_C, PIO_PC31B_FLEXCOM4_IO3, PIO_PERIPH_B, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM4_SPI_NPCS1_IOS1 \\r
+ { PIO_GROUP_D, PIO_PD0B_FLEXCOM4_IO4, PIO_PERIPH_B, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM4_SPI_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC28B_FLEXCOM4_IO0 | PIO_PC29B_FLEXCOM4_IO1 | PIO_PC30B_FLEXCOM4_IO2, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM4_SPI_NPCS0_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC28B_FLEXCOM4_IO0 | PIO_PC29B_FLEXCOM4_IO1 | PIO_PC30B_FLEXCOM4_IO2, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ PIN_FLEXCOM4_SPI_NPCS0_IOS1,\\r
+}\r
+\r
+#define PINS_FLEXCOM4_SPI_NPCS1_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC28B_FLEXCOM4_IO0 | PIO_PC29B_FLEXCOM4_IO1 | PIO_PC30B_FLEXCOM4_IO2, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ PIN_FLEXCOM4_SPI_NPCS1_IOS1,\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 2 (TWI) */\r
+\r
+#define PINS_FLEXCOM4_TWI_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD12B_FLEXCOM4_IO0 | PIO_PD13B_FLEXCOM4_IO1, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 2 (USART) */\r
+\r
+#define PINS_FLEXCOM4_USART_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD12B_FLEXCOM4_IO0 | PIO_PD13B_FLEXCOM4_IO1, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 2 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM4_USART_HS_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD12B_FLEXCOM4_IO0 | PIO_PD13B_FLEXCOM4_IO1 | PIO_PD15B_FLEXCOM4_IO3 | PIO_PD16B_FLEXCOM4_IO4, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 2 (RS485) */\r
+\r
+#define PINS_FLEXCOM4_RS485_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD12B_FLEXCOM4_IO0 | PIO_PD13B_FLEXCOM4_IO1 | PIO_PD16B_FLEXCOM4_IO4, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 2 (SPI) */\r
+\r
+#define PIN_FLEXCOM4_SPI_NPCS0_IOS2 \\r
+ { PIO_GROUP_D, PIO_PD15B_FLEXCOM4_IO3, PIO_PERIPH_B, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM4_SPI_NPCS1_IOS2 \\r
+ { PIO_GROUP_D, PIO_PD16B_FLEXCOM4_IO4, PIO_PERIPH_B, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM4_SPI_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD12B_FLEXCOM4_IO0 | PIO_PD13B_FLEXCOM4_IO1 | PIO_PD14B_FLEXCOM4_IO2, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM4_SPI_NPCS0_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD12B_FLEXCOM4_IO0 | PIO_PD13B_FLEXCOM4_IO1 | PIO_PD14B_FLEXCOM4_IO2, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ PIN_FLEXCOM4_SPI_NPCS0_IOS2,\\r
+}\r
+\r
+#define PINS_FLEXCOM4_SPI_NPCS1_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD12B_FLEXCOM4_IO0 | PIO_PD13B_FLEXCOM4_IO1 | PIO_PD14B_FLEXCOM4_IO2, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ PIN_FLEXCOM4_SPI_NPCS1_IOS2,\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 3 (TWI) */\r
+\r
+#define PINS_FLEXCOM4_TWI_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD21C_FLEXCOM4_IO0 | PIO_PD22C_FLEXCOM4_IO1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 3 (USART) */\r
+\r
+#define PINS_FLEXCOM4_USART_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD21C_FLEXCOM4_IO0 | PIO_PD22C_FLEXCOM4_IO1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 3 (USART with handshake) */\r
+\r
+#define PINS_FLEXCOM4_USART_HS_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD21C_FLEXCOM4_IO0 | PIO_PD22C_FLEXCOM4_IO1 | PIO_PD24C_FLEXCOM4_IO3 | PIO_PD25C_FLEXCOM4_IO4, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 3 (RS485) */\r
+\r
+#define PINS_FLEXCOM4_RS485_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD21C_FLEXCOM4_IO0 | PIO_PD22C_FLEXCOM4_IO1 | PIO_PD25C_FLEXCOM4_IO4, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* FLEXCOM4 IOSET 3 (SPI) */\r
+\r
+#define PIN_FLEXCOM4_SPI_NPCS0_IOS3 \\r
+ { PIO_GROUP_D, PIO_PD24C_FLEXCOM4_IO3, PIO_PERIPH_C, PIO_PULLUP }\r
+\r
+#define PIN_FLEXCOM4_SPI_NPCS1_IOS3 \\r
+ { PIO_GROUP_D, PIO_PD25C_FLEXCOM4_IO4, PIO_PERIPH_C, PIO_PULLUP }\r
+\r
+#define PINS_FLEXCOM4_SPI_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD21C_FLEXCOM4_IO0 | PIO_PD22C_FLEXCOM4_IO1 | PIO_PD23C_FLEXCOM4_IO2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_FLEXCOM4_SPI_NPCS0_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD21C_FLEXCOM4_IO0 | PIO_PD22C_FLEXCOM4_IO1 | PIO_PD23C_FLEXCOM4_IO2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_FLEXCOM4_SPI_NPCS0_IOS3,\\r
+}\r
+\r
+#define PINS_FLEXCOM4_SPI_NPCS1_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD21C_FLEXCOM4_IO0 | PIO_PD22C_FLEXCOM4_IO1 | PIO_PD23C_FLEXCOM4_IO2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_FLEXCOM4_SPI_NPCS1_IOS3,\\r
+}\r
+\r
+/* ========== Pio PIN definition for GMAC peripheral ========== */\r
+\r
+#define PIN_GTSUCOM_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC9B_GTSUCOMP, PIO_PERIPH_B, PIO_PULLUP | PIO_IT_FALL_EDGE },\\r
+}\r
+\r
+#define PINS_GMAC_MII_IOS1 {\\r
+ { PIO_GROUP_C, 0x0FFFFC00, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_GMAC_RMII_IOS1 {\\r
+ { PIO_GROUP_C, 0x000FFC00, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+#define PIN_GTSUCOM_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD0D_GTSUCOMP, PIO_PERIPH_D, PIO_PULLUP | PIO_IT_FALL_EDGE },\\r
+}\r
+\r
+#define PINS_GMAC_MII_IOS2 {\\r
+ { PIO_GROUP_D, 0x0007FFFE, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_GMAC_RMII_IOS2 {\\r
+ { PIO_GROUP_D, 0x0007FE00, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define PIN_GTSUCOM_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB5F_GTSUCOMP, PIO_PERIPH_F, PIO_PULLUP | PIO_IT_FALL_EDGE },\\r
+}\r
+\r
+#define PINS_GMAC_MII_IOS3 {\\r
+ { PIO_GROUP_B, 0x00FFFFC0, PIO_PERIPH_F, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_GMAC_RMII_IOS3 {\\r
+ { PIO_GROUP_B, 0x00FFC000, PIO_PERIPH_F, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for I2SC0 peripheral ========== */\r
+\r
+#define I2S0_IOS1 (PIO_PC1E_I2SCK0 | PIO_PC2E_I2SMCK0 | PIO_PC3E_I2SWS0 | PIO_PC4E_I2SDI0 | PIO_PC5E_I2SDO0)\r
+#define PINS_I2S0_IOS1 {\\r
+ { PIO_GROUP_C, I2S0_IOS1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+#define I2S0_IOS2 (PIO_PD19E_I2SCK0 | PIO_PD20E_I2SMCK0 | PIO_PD21E_I2SWS0 | PIO_PD22E_I2SDI0 | PIO_PD23E_I2SDO0)\r
+#define PINS_I2S0_IOS2 {\\r
+ { PIO_GROUP_D, I2S0_IOS1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for I2SC1 peripheral ========== */\r
+\r
+#define I2S1_IOS1 (PIO_PB14D_I2SMCK1 | PIO_PB15D_I2SCK1 | PIO_PB16D_I2SWS1 | PIO_PB17D_I2SDI1 | PIO_PB18D_I2SDO1)\r
+#define PINS_I2S1_IOS1 {\\r
+ { PIO_GROUP_B, I2S_IOS1, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define I2S1_IOS2 (PIO_PA14D_I2SMCK1 | PIO_PA15D_I2SCK1 | PIO_PA16D_I2SWS1 | PIO_PA17D_I2SDI1 | PIO_PA18D_I2SDO1)\r
+#define PINS_I2S1_IOS2 {\\r
+ { PIO_GROUP_A, I2S_IOS2, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for ISI peripheral ========== */\r
+\r
+#define PIN_ISC_FIELD_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC25C_ISC_FIELD, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_ISC_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC22C_ISC_VSYNC, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC23C_ISC_HSYNC, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC24C_ISC_MCK, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC21C_ISC_PCK, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, 0x001FFE00, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+#define PIN_ISC_FIELD_IOS2 {\\r
+ { ID_PIOD, PIO_PD18E_ISC_FIELD, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_ISC_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD16E_ISC_VSYNC, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD17E_ISC_HSYNC, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD2E_ISC_MCK, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD15E_ISC_PCK, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, 0x00007FF8, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+#define PIN_ISC_FIELD_IOS3 {\\r
+ { PIO_GROUP_C, PIO_PC8F_ISC_FIELD, PIO_PERIPH_F, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_ISC_IOS3 {\\r
+ { PIO_GROUP_C, PIO_PC5F_ISC_VSYNC, PIO_PERIPH_F, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC6F_ISC_HSYNC, PIO_PERIPH_F, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC7F_ISC_MCK, PIO_PERIPH_F, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC4F_ISC_PCK, PIO_PERIPH_F, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, 0xFF000000, PIO_PERIPH_F, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, 0x0000000F, PIO_PERIPH_F, PIO_DEFAULT },\\r
+}\r
+\r
+#define PIN_ISC_FIELD_IOS4 {\\r
+ { PIO_GROUP_D, PIO_PD23F_ISC_FIELD, PIO_PERIPH_F, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_ISC_IOS4 {\\r
+ { PIO_GROUP_D, PIO_PD21F_ISC_VSYNC, PIO_PERIPH_F, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD22F_ISC_HSYNC, PIO_PERIPH_F, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD11F_ISC_MCK, PIO_PERIPH_F, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD20F_ISC_PCK, PIO_PERIPH_F, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, 0x000FF000, PIO_PERIPH_F, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for LCDC peripheral ========== */\r
+\r
+/* LCD 24 bits */\r
+#define PINS_LCD_IOS1 {\\r
+ { PIO_GROUP_B, 0xFFFFF800, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, 0x000001FF, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* LCD 18 bits */\r
+#define PINS_LCD_IOS2 {\\r
+ { PIO_GROUP_C, 0xFFFFF800, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, 0x00000003, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for PDMIC peripheral ========== */\r
+\r
+#define PINS_PDMIC_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB26D_PDMDAT | PIO_PB27D_PDMCLK, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_PDMIC_IOS2 {\\r
+ { PIO_GROUP_B, PIO_PB11D_PDMDAT | PIO_PB12D_PDMCLK, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for PMC peripheral ========== */\r
+\r
+#define PINS_PCK0_IOS1 {\\r
+ { PIO_GROUP_D, PIO_PD19A_PCK0, PIO_PERIPH_A, PIO_DEFAULT }}\r
+\r
+#define PINS_PCK0_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD31E_PCK0, PIO_PERIPH_E, PIO_DEFAULT }}\r
+\r
+#define PINS_PCK0_IOS3 {\\r
+ { PIO_GROUP_C, PIO_PC8D_PCK0, PIO_PERIPH_D, PIO_DEFAULT }}\r
+\r
+#define PINS_PCK1_IOS1 {\\r
+ { PIO_GROUP_D, PIO_PD6B_PCK1, PIO_PERIPH_B, PIO_DEFAULT }}\r
+\r
+#define PINS_PCK1_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC27C_PCK1, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+#define PINS_PCK1_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB13C_PCK1, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+#define PINS_PCK1_IOS4 {\\r
+ { PIO_GROUP_B, PIO_PB20E_PCK1, PIO_PERIPH_E, PIO_DEFAULT }}\r
+\r
+#define PINS_PCK2_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC28C_PCK2, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+#define PINS_PCK2_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD11B_PCK2, PIO_PERIPH_B, PIO_DEFAULT }}\r
+\r
+#define PINS_PCK2_IOS3 {\\r
+ { PIO_GROUP_A, PIO_PA21B_PCK2, PIO_PERIPH_B, PIO_DEFAULT }}\r
+\r
+/* ========== Pio PIN definition for PWM peripheral ========== */\r
+\r
+#define PINS_PWMH0_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA30D_PWMH0, PIO_PERIPH_D, PIO_DEFAULT }}\r
+\r
+#define PINS_PWML0_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA31D_PWML0, PIO_PERIPH_D, PIO_DEFAULT }}\r
+\r
+#define PINS_PWMH1_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB0D_PWMH1, PIO_PERIPH_D, PIO_DEFAULT }}\r
+\r
+#define PINS_PWML1_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB1D_PWML1, PIO_PERIPH_D, PIO_DEFAULT }}\r
+\r
+#define PINS_PWMH2_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB5C_PWMH2, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+#define PINS_PWML2_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB6C_PWML2, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+#define PINS_PWMH3_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB7C_PWMH3, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+#define PINS_PWML3_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB8C_PWML3, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+#define PINS_EXTRG0_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB3D_PWMEXTRG0, PIO_PERIPH_D, PIO_DEFAULT }}\r
+\r
+#define PINS_EXTRG1_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB10C_PWMEXTRG1, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+#define PINS_PWMFI0_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB2D_PWMFI0, PIO_PERIPH_D, PIO_DEFAULT }}\r
+\r
+#define PINS_PWMFI1_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB9C_PWMFI1, PIO_PERIPH_C, PIO_DEFAULT }}\r
+\r
+/* ========== Pio PIN definition for QSPI0 peripheral ========== */\r
+\r
+/* QSPI0 IOSET 1 */\r
+#define PINS_QSPI0_IOS1 {\\r
+ { PIO_GROUP_A, 0x0000003f, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* QSPI0 IOSET 2 */\r
+#define PINS_QSPI0_IOS2 {\\r
+ { PIO_GROUP_A, 0x000fc000, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* QSPI0 IOSET 3 */\r
+#define PINS_QSPI0_IOS3 {\\r
+ { PIO_GROUP_A, 0x0fc00000, PIO_PERIPH_F, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for QSPI1 peripheral ========== */\r
+\r
+/* QSPI1 IOSET 1 */\r
+#define PINS_QSPI1_IOS1 {\\r
+ { PIO_GROUP_A, 0x00000fc0, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* QSPI1 IOSET 2 */\r
+#define PINS_QSPI1_IOS2 {\\r
+ { PIO_GROUP_B, 0x000007e0, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+/* QSPI1 IOSET 3 */\r
+#define PINS_QSPI1_IOS3 {\\r
+ { PIO_GROUP_B, 0x000fc000, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for SDMMC0 peripheral ========== */\r
+\r
+#if defined(PIO_PA1A_SDMMC0_CMD)\r
+\r
+#define PINS_SDMMC0_1B_IOS1 { PIO_GROUP_A, PIO_PA1A_SDMMC0_CMD\\r
+ | PIO_PA2A_SDMMC0_DAT0, PIO_PERIPH_A, PIO_PULLUP }\r
+\r
+#define PINS_SDMMC0_4B_IOS1 { PIO_GROUP_A, PIO_PA1A_SDMMC0_CMD\\r
+ | PIO_PA5A_SDMMC0_DAT3 | PIO_PA4A_SDMMC0_DAT2 | PIO_PA3A_SDMMC0_DAT1\\r
+ | PIO_PA2A_SDMMC0_DAT0, PIO_PERIPH_A, PIO_PULLUP }\r
+\r
+#define PINS_SDMMC0_8B_IOS1 { PIO_GROUP_A, PIO_PA1A_SDMMC0_CMD\\r
+ | PIO_PA9A_SDMMC0_DAT7 | PIO_PA8A_SDMMC0_DAT6 | PIO_PA7A_SDMMC0_DAT5\\r
+ | PIO_PA6A_SDMMC0_DAT4 | PIO_PA5A_SDMMC0_DAT3 | PIO_PA4A_SDMMC0_DAT2\\r
+ | PIO_PA3A_SDMMC0_DAT1 | PIO_PA2A_SDMMC0_DAT0, PIO_PERIPH_A, PIO_PULLUP }\r
+\r
+#define PIN_SDMMC0_CD_IOS1 { PIO_GROUP_A, PIO_PA13A_SDMMC0_CD, PIO_PERIPH_A, PIO_PULLUP }\r
+#define PIN_SDMMC0_VDDSEL_IOS1 { PIO_GROUP_A, PIO_PA11A_SDMMC0_VDDSEL, PIO_PERIPH_A, PIO_DEFAULT }\r
+#define PIN_SDMMC0_RSTN_IOS1 { PIO_GROUP_A, PIO_PA10A_SDMMC0_RSTN, PIO_PERIPH_A, PIO_PULLUP }\r
+#define PIN_SDMMC0_CK_IOS1 { PIO_GROUP_A, PIO_PA0A_SDMMC0_CK, PIO_PERIPH_A, PIO_DEFAULT }\r
+#define PIN_SDMMC0_RES_IOS1 { PIO_GROUP_A, PIO_PA5A_SDMMC0_DAT3, PIO_PERIPH_A, PIO_PULLUP }\r
+#define PIN_SDMMC0_WP_IOS1 { PIO_GROUP_A, PIO_PA12A_SDMMC0_WP, PIO_PERIPH_A, PIO_PULLUP }\r
+\r
+#elif defined(PIO_PA28E_SDMMC0_CMD)\r
+\r
+#define PINS_SDMMC0_1B_IOS1 { PIO_GROUP_A, PIO_PA28E_SDMMC0_CMD\\r
+ | PIO_PA18E_SDMMC0_DAT0, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PINS_SDMMC0_4B_IOS1 { PIO_GROUP_A, PIO_PA28E_SDMMC0_CMD\\r
+ | PIO_PA21E_SDMMC0_DAT3 | PIO_PA20E_SDMMC0_DAT2 | PIO_PA19E_SDMMC0_DAT1\\r
+ | PIO_PA18E_SDMMC0_DAT0, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PIN_SDMMC0_CD_IOS1 { PIO_GROUP_A, PIO_PA30E_SDMMC0_CD, PIO_PERIPH_E, PIO_PULLUP }\r
+#define PIN_SDMMC0_RSTN_IOS1 { PIO_GROUP_A, PIO_PA27E_SDMMC0_RSTN, PIO_PERIPH_E, PIO_PULLUP }\r
+#define PIN_SDMMC0_CK_IOS1 { PIO_GROUP_A, PIO_PA22E_SDMMC0_CK, PIO_PERIPH_E, PIO_DEFAULT }\r
+#define PIN_SDMMC0_RES_IOS1 { PIO_GROUP_A, PIO_PA21E_SDMMC0_DAT3, PIO_PERIPH_E, PIO_PULLUP }\r
+#define PIN_SDMMC0_WP_IOS1 { PIO_GROUP_A, PIO_PA29E_SDMMC0_WP, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#endif\r
+\r
+/* ========== Pio PIN definition for SDMMC1 peripheral ========== */\r
+\r
+#ifdef SDMMC1\r
+#define PINS_SDMMC1_1B_IOS1 { PIO_GROUP_A, PIO_PA28E_SDMMC1_CMD\\r
+ | PIO_PA18E_SDMMC1_DAT0, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PINS_SDMMC1_4B_IOS1 { PIO_GROUP_A, PIO_PA28E_SDMMC1_CMD\\r
+ | PIO_PA21E_SDMMC1_DAT3 | PIO_PA20E_SDMMC1_DAT2 | PIO_PA19E_SDMMC1_DAT1\\r
+ | PIO_PA18E_SDMMC1_DAT0, PIO_PERIPH_E, PIO_PULLUP }\r
+\r
+#define PIN_SDMMC1_CD_IOS1 { PIO_GROUP_A, PIO_PA30E_SDMMC1_CD, PIO_PERIPH_E, PIO_PULLUP }\r
+#define PIN_SDMMC1_RSTN_IOS1 { PIO_GROUP_A, PIO_PA27E_SDMMC1_RSTN, PIO_PERIPH_E, PIO_PULLUP }\r
+#define PIN_SDMMC1_CK_IOS1 { PIO_GROUP_A, PIO_PA22E_SDMMC1_CK, PIO_PERIPH_E, PIO_DEFAULT }\r
+#define PIN_SDMMC1_RES_IOS1 { PIO_GROUP_A, PIO_PA21E_SDMMC1_DAT3, PIO_PERIPH_E, PIO_PULLUP }\r
+#define PIN_SDMMC1_WP_IOS1 { PIO_GROUP_A, PIO_PA29E_SDMMC1_WP, PIO_PERIPH_E, PIO_PULLUP }\r
+#endif\r
+\r
+/* ========== Pio PIN definition for SPI0 peripheral ========== */\r
+\r
+/* SPI0 IOSET 1 */\r
+\r
+#define PIN_SPI0_NPCS0_IOS1 { PIO_GROUP_A, PIO_PA17A_SPI0_NPCS0, PIO_PERIPH_A, PIO_PULLUP }\r
+#define PIN_SPI0_NPCS1_IOS1 { PIO_GROUP_A, PIO_PA18A_SPI0_NPCS1, PIO_PERIPH_A, PIO_PULLUP }\r
+#define PIN_SPI0_NPCS2_IOS1 { PIO_GROUP_A, PIO_PA19A_SPI0_NPCS2, PIO_PERIPH_A, PIO_PULLUP }\r
+#define PIN_SPI0_NPCS3_IOS1 { PIO_GROUP_A, PIO_PA20A_SPI0_NPCS3, PIO_PERIPH_A, PIO_PULLUP }\r
+\r
+#define PINS_SPI0_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA14A_SPI0_SPCK | PIO_PA15A_SPI0_MOSI | PIO_PA16A_SPI0_MISO, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_SPI0_NPCS0_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA14A_SPI0_SPCK | PIO_PA15A_SPI0_MOSI | PIO_PA16A_SPI0_MISO, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ PIN_SPI0_NPCS0_IOS1,\\r
+}\r
+\r
+#define PINS_SPI0_NPCS1_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA14A_SPI0_SPCK | PIO_PA15A_SPI0_MOSI | PIO_PA16A_SPI0_MISO, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ PIN_SPI0_NPCS1_IOS1,\\r
+}\r
+\r
+#define PINS_SPI0_NPCS2_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA14A_SPI0_SPCK | PIO_PA15A_SPI0_MOSI | PIO_PA16A_SPI0_MISO, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ PIN_SPI0_NPCS2_IOS1,\\r
+}\r
+\r
+#define PINS_SPI0_NPCS3_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA14A_SPI0_SPCK | PIO_PA15A_SPI0_MOSI | PIO_PA16A_SPI0_MISO, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ PIN_SPI0_NPCS3_IOS1,\\r
+}\r
+\r
+/* SPI0 IOSET 2 */\r
+\r
+#define PIN_SPI0_NPCS0_IOS2 { PIO_GROUP_A, PIO_PA30C_SPI0_NPCS0, PIO_PERIPH_C, PIO_PULLUP }\r
+#define PIN_SPI0_NPCS1_IOS2 { PIO_GROUP_A, PIO_PA29C_SPI0_NPCS1, PIO_PERIPH_C, PIO_PULLUP }\r
+#define PIN_SPI0_NPCS2_IOS2 { PIO_GROUP_A, PIO_PA27C_SPI0_NPCS2, PIO_PERIPH_C, PIO_PULLUP }\r
+#define PIN_SPI0_NPCS3_IOS2 { PIO_GROUP_A, PIO_PA28C_SPI0_NPCS3, PIO_PERIPH_C, PIO_PULLUP }\r
+\r
+#define PINS_SPI0_IOS2 {\\r
+ { PIO_GROUP_B, PIO_PB1C_SPI0_SPCK | PIO_PB0C_SPI0_MOSI, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA31C_SPI0_MISO, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_SPI0_NPCS0_IOS2 {\\r
+ { PIO_GROUP_B, PIO_PB1C_SPI0_SPCK | PIO_PB0C_SPI0_MOSI, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA31C_SPI0_MISO, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_SPI0_NPCS0_IOS2,\\r
+}\r
+\r
+#define PINS_SPI0_NPCS1_IOS2 {\\r
+ { PIO_GROUP_B, PIO_PB1C_SPI0_SPCK | PIO_PB0C_SPI0_MOSI, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA31C_SPI0_MISO, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_SPI0_NPCS1_IOS2,\\r
+}\r
+\r
+#define PINS_SPI0_NPCS2_IOS2 {\\r
+ { PIO_GROUP_B, PIO_PB1C_SPI0_SPCK | PIO_PB0C_SPI0_MOSI, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA31C_SPI0_MISO, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_SPI0_NPCS2_IOS2,\\r
+}\r
+\r
+#define PINS_SPI0_NPCS3_IOS2 {\\r
+ { PIO_GROUP_B, PIO_PB1C_SPI0_SPCK | PIO_PB0C_SPI0_MOSI, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA31C_SPI0_MISO, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ PIN_SPI0_NPCS3_IOS2,\\r
+}\r
+\r
+/* ========== Pio PIN definition for SPI1 peripheral ========== */\r
+\r
+/* SPI1 IOSET 1 */\r
+\r
+#define PIN_SPI1_NPCS0_IOS1 { PIO_GROUP_C, PIO_PC4D_SPI1_NPCS0, PIO_PERIPH_D, PIO_PULLUP }\r
+#define PIN_SPI1_NPCS1_IOS1 { PIO_GROUP_C, PIO_PC5D_SPI1_NPCS1, PIO_PERIPH_D, PIO_PULLUP }\r
+#define PIN_SPI1_NPCS2_IOS1 { PIO_GROUP_C, PIO_PC6D_SPI1_NPCS2, PIO_PERIPH_D, PIO_PULLUP }\r
+#define PIN_SPI1_NPCS3_IOS1 { PIO_GROUP_C, PIO_PC7D_SPI1_NPCS3, PIO_PERIPH_D, PIO_PULLUP }\r
+\r
+#define PINS_SPI1_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC1D_SPI1_SPCK | PIO_PC2D_SPI1_MOSI | PIO_PC3D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_SPI1_NPCS0_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC1D_SPI1_SPCK | PIO_PC2D_SPI1_MOSI | PIO_PC3D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS0_IOS1,\\r
+}\r
+\r
+#define PINS_SPI1_NPCS1_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC1D_SPI1_SPCK | PIO_PC2D_SPI1_MOSI | PIO_PC3D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS1_IOS1,\\r
+}\r
+\r
+#define PINS_SPI1_NPCS2_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC1D_SPI1_SPCK | PIO_PC2D_SPI1_MOSI | PIO_PC3D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS2_IOS1,\\r
+}\r
+\r
+#define PINS_SPI1_NPCS3_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC1D_SPI1_SPCK | PIO_PC2D_SPI1_MOSI | PIO_PC3D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS3_IOS1,\\r
+}\r
+\r
+/* SPI1 IOSET 2 */\r
+\r
+#define PIN_SPI1_NPCS0_IOS2 { PIO_GROUP_A, PIO_PA25D_SPI1_NPCS0, PIO_PERIPH_D, PIO_PULLUP }\r
+#define PIN_SPI1_NPCS1_IOS2 { PIO_GROUP_A, PIO_PA26D_SPI1_NPCS1, PIO_PERIPH_D, PIO_PULLUP }\r
+#define PIN_SPI1_NPCS2_IOS2 { PIO_GROUP_A, PIO_PA27D_SPI1_NPCS2, PIO_PERIPH_D, PIO_PULLUP }\r
+#define PIN_SPI1_NPCS3_IOS2 { PIO_GROUP_A, PIO_PA28D_SPI1_NPCS3, PIO_PERIPH_D, PIO_PULLUP }\r
+\r
+#define PINS_SPI1_IOS2 {\\r
+ { PIO_GROUP_A, PIO_PA22D_SPI1_SPCK | PIO_PA23D_SPI1_MOSI | PIO_PA24D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_SPI1_NPCS0_IOS2 {\\r
+ { PIO_GROUP_A, PIO_PA22D_SPI1_SPCK | PIO_PA23D_SPI1_MOSI | PIO_PA24D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS0_IOS2,\\r
+}\r
+\r
+#define PINS_SPI1_NPCS1_IOS2 {\\r
+ { PIO_GROUP_A, PIO_PA22D_SPI1_SPCK | PIO_PA23D_SPI1_MOSI | PIO_PA24D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS1_IOS2,\\r
+}\r
+\r
+#define PINS_SPI1_NPCS2_IOS2 {\\r
+ { PIO_GROUP_A, PIO_PA22D_SPI1_SPCK | PIO_PA23D_SPI1_MOSI | PIO_PA24D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS2_IOS2,\\r
+}\r
+\r
+#define PINS_SPI1_NPCS3_IOS2 {\\r
+ { PIO_GROUP_A, PIO_PA22D_SPI1_SPCK | PIO_PA23D_SPI1_MOSI | PIO_PA24D_SPI1_MISO, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS3_IOS2,\\r
+}\r
+\r
+/* SPI1 IOSET 3 */\r
+\r
+#define PIN_SPI1_NPCS0_IOS3 { PIO_GROUP_D, PIO_PD28A_SPI1_NPCS0, PIO_PERIPH_A, PIO_PULLUP }\r
+#define PIN_SPI1_NPCS1_IOS3 { PIO_GROUP_D, PIO_PD29A_SPI1_NPCS1, PIO_PERIPH_A, PIO_PULLUP }\r
+#define PIN_SPI1_NPCS2_IOS3 { PIO_GROUP_D, PIO_PD30A_SPI1_NPCS2, PIO_PERIPH_A, PIO_PULLUP }\r
+\r
+#define PINS_SPI1_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD25A_SPI1_SPCK | PIO_PD26A_SPI1_MOSI | PIO_PD27A_SPI1_MISO, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_SPI1_NPCS0_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD25A_SPI1_SPCK | PIO_PD26A_SPI1_MOSI | PIO_PD27A_SPI1_MISO, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS0_IOS3,\\r
+}\r
+\r
+#define PINS_SPI1_NPCS1_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD25A_SPI1_SPCK | PIO_PD26A_SPI1_MOSI | PIO_PD27A_SPI1_MISO, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS1_IOS3,\\r
+}\r
+\r
+#define PINS_SPI1_NPCS2_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD25A_SPI1_SPCK | PIO_PD26A_SPI1_MOSI | PIO_PD27A_SPI1_MISO, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ PIN_SPI1_NPCS2_IOS3,\\r
+}\r
+\r
+/* ========== Pio PIN definition for SSC0 peripheral ========== */\r
+\r
+#define SSC0_IOS1_TX (PIO_PB20C_TK0 | PIO_PB21C_TF0 | PIO_PB22C_TD0)\r
+#define SSC0_IOS1_RX (PIO_PB23C_RD0 | PIO_PB24C_RK0 | PIO_PB25C_RF0)\r
+#define PINS_SSC0_IOS1 {\\r
+ { PIO_GROUP_C, SSC0_IOS1_TX | SSC0_IOS1_RX, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+#define SSC0_IOS2_TX (PIO_PC12E_TK0 | PIO_PC13E_TF0 | PIO_PB2PIO_PC14E_TD02C_TD0)\r
+#define SSC0_IOS2_RX (PIO_PC15E_RD0 | PIO_PC16E_RK0 | PIO_PC17E_RF0)\r
+#define PINS_SSC0_IOS2 {\\r
+ { PIO_GROUP_C, SSC0_IOS2_TX | SSC0_IOS2_RX, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for SSC1 peripheral ========== */\r
+\r
+#define SSC1_IOS1_TX (PIO_PA14B_TK1 | PIO_PA15B_TF1 | PIO_PA16B_TD1)\r
+#define SSC1_IOS1_RX (PIO_PA17B_RD1 | PIO_PA18B_RK1 | PIO_PA19B_RF1)\r
+#define PINS_SSC1_IOS1 {\\r
+ { PIO_GROUP_A, SSC1_IOS1_TX | SSC1_IOS1_RX, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+#define SSC1_IOS2_TX (PIO_PB14C_TK1 | PIO_PB15C_TF1 | PIO_PB16C_TD1)\r
+#define SSC1_IOS2_RX (PIO_PB17C_RD1 | PIO_PB18C_RK1 | PIO_PB19C_RF1)\r
+#define PINS_SSC1_IOS2 {\\r
+ { PIO_GROUP_B, SSC1_IOS2_TX | SSC1_IOS2_RX, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for TC0 peripheral ========== */\r
+\r
+#define PINS_TC0_TIO0_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA19D_TIOA0, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA20D_TIOB0, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA21D_TCLK0, PIO_PERIPH_D, PIO_DEFAULT }\\r
+}\r
+\r
+#define PINS_TC0_TIO1_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC3C_TIOA1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC4C_TIOB1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC5C_TCLK1, PIO_PERIPH_C, PIO_DEFAULT }\\r
+}\r
+\r
+#define PINS_TC0_TIO1_IOS2 {\\r
+ { PIO_GROUP_A, PIO_PA27A_TIOA1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA28A_TIOB1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA29A_TCLK1, PIO_PERIPH_A, PIO_DEFAULT }\\r
+}\r
+\r
+#define PINS_TC0_TIO1_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD11A_TIOA1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD12A_TIOB1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD13A_TCLK1, PIO_PERIPH_A, PIO_DEFAULT }\\r
+}\r
+\r
+#define PINS_TC0_TIO2_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB6A_TIOA2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB7A_TIOB2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_PB5A_TCLK2, PIO_CFGR_B, FUNC_PERIPH_A, PIO_DEFAULT }\\r
+}\r
+\r
+#define PINS_TC0_TIO2_IOS2 {\\r
+ { PIO_GROUP_B, PIO_PB22D_TIOA2, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB23D_TIOB2, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB24D_TCLK2, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_TC0_TIO2_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD20A_TIOA2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD21A_TIOB2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD22A_TCLK2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for TC1 peripheral ========== */\r
+\r
+#define PINS_TC1_TIO3_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB9A_TIOA3, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB10A_TIOB3, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB8A_TCLK3, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_TC1_TIO3_IOS2 {\\r
+ { PIO_GROUP_B, PIO_PB19D_TIOA3, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB20D_TIOB3, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB21D_TCLK3, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_TC1_TIO3_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD29D_TIOA3, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD30D_TIOB3, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD31D_TCLK3, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+#define PINS_TC1_TIO4_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA9D_TIOA4, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA10D_TIOB4, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA11D_TCLK4, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+#define PINS_TC1_TIO4_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC9D_TIOA4, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC10D_TIOB4, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC11D_TCLK4, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_TC1_TIO5_IOS1 {\\r
+ { PIO_GROUP_A, PIO_PA6D_TIOA5, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA7D_TIOB5, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_A, PIO_PA8D_TCLK5, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+#define PINS_TC1_TIO5_IOS2 {\\r
+ { PIO_GROUP_B, PIO_PB28D_TIOA5, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB29D_TIOB5, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB30D_TCLK5, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for TWIHS0 peripheral ========== */\r
+\r
+/* TWI0 IOSET 1 */\r
+#define PINS_TWI0_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB31D_TWD0, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC0D_TWCK0, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+/* TWI0 IOSET 2 */\r
+#define PINS_TWI0_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC27E_TWD0, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC28E_TWCK0, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* TWI0 IOSET 3 */\r
+#define PINS_TWI0_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD29E_TWD0, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD30E_TWCK0, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* TWI0 IOSET 4 */\r
+#define PINS_TWI0_IOS4 {\\r
+ { PIO_GROUP_D, PIO_PD21B_TWD0, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD22B_TWCK0, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for TWIHS1 peripheral ========== */\r
+\r
+/* TWI1 IOSET 1 */\r
+#define PINS_TWI1_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC6C_TWD1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC7C_TWCK1, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* TWI1 IOSET 2 */\r
+#define PINS_TWI1_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD4A_TWD1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD5A_TWCK1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* TWI1 IOSET 3 */\r
+#define PINS_TWI1_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD19B_TWD1, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD20B_TWCK1, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for UART0 peripheral ========== */\r
+\r
+/* UART0 IOSET 1 */\r
+#define PINS_UART0_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB26C_URXD0, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB27C_UTXD0, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for UART1 peripheral ========== */\r
+\r
+/* UART1 IOSET 1 */\r
+#define PINS_UART1_IOS1 {\\r
+ { PIO_GROUP_D, PIO_PD2A_URXD1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD3A_UTXD1, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* UART1 IOSET 2 */\r
+#define PINS_UART1_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC7E_URXD1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC8E_UTXD1, PIO_PERIPH_E, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for UART2 peripheral ========== */\r
+\r
+/* UART2 IOSET 1 */\r
+#define PINS_UART2_IOS1 {\\r
+ { PIO_GROUP_D, PIO_PD4B_URXD2, PIO_PERIPH_B, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD5B_UTXD2, PIO_PERIPH_B, PIO_DEFAULT },\\r
+}\r
+\r
+/* UART2 IOSET 2 */\r
+#define PINS_UART2_IOS2 {\\r
+ { PIO_GROUP_D, PIO_PD23A_URXD2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD24A_UTXD2, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+/* UART2 IOSET 3 */\r
+#define PINS_UART2_IOS3 {\\r
+ { PIO_GROUP_D, PIO_PD19C_URXD2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD20C_UTXD2, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for UART3 peripheral ========== */\r
+\r
+/* UART3 IOSET 1 */\r
+#define PINS_UART3_IOS1 {\\r
+ { PIO_GROUP_C, PIO_PC12D_URXD3, PIO_PERIPH_D, PIO_DEFAULT },\\r
+ { PIO_GROUP_C, PIO_PC13D_UTXD3, PIO_PERIPH_D, PIO_DEFAULT },\\r
+}\r
+\r
+/* UART3 IOSET 2 */\r
+#define PINS_UART3_IOS2 {\\r
+ { PIO_GROUP_C, PIO_PC31C_URXD3, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_D, PIO_PD0C_UTXD3, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* UART3 IOSET 3 */\r
+#define PINS_UART3_IOS3 {\\r
+ { PIO_GROUP_B, PIO_PB11C_URXD3, PIO_PERIPH_C, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB12C_UTXD3, PIO_PERIPH_C, PIO_DEFAULT },\\r
+}\r
+\r
+/* ========== Pio PIN definition for UART4 peripheral ========== */\r
+\r
+/* UART4 IOSET 1 */\r
+#define PINS_UART4_IOS1 {\\r
+ { PIO_GROUP_B, PIO_PB3A_URXD4, PIO_PERIPH_A, PIO_DEFAULT },\\r
+ { PIO_GROUP_B, PIO_PB4A_UTXD4, PIO_PERIPH_A, PIO_DEFAULT },\\r
+}\r
+\r
+//=============================================================================\r
+\r
+#endif /* _CHIP_PINS_H_ */\r
projects / freertos / blobdiff