]> git.sur5r.net Git - u-boot/blobdiff - arch/arm/include/asm/arch-sunxi/gpio.h
imx: mx6: fix reg base address when runtime usage
[u-boot] / arch / arm / include / asm / arch-sunxi / gpio.h
index ae7cbb7e78051c8028a12b530d52599673d2069a..8382101558c8ddaffabdff1e0d602d6e5eaba00d 100644 (file)
@@ -155,7 +155,10 @@ enum sunxi_gpio_number {
 #define SUN5I_GPB_TWI2         2
 #define SUN4I_GPB_UART0                2
 #define SUN5I_GPB_UART0                2
+#define SUN8I_GPB_UART2                2
+#define SUN8I_A33_GPB_UART0    3
 
+#define SUNXI_GPC_NAND         2
 #define SUNXI_GPC_SDC2         3
 #define SUN6I_GPC_SDC3         4
 
@@ -184,6 +187,7 @@ enum sunxi_gpio_number {
 #define SUN8I_GPH_TWI1         2
 #define SUN6I_GPH_TWI2         2
 #define SUN6I_GPH_UART0                2
+#define SUN9I_GPH_UART0                2
 
 #define SUNXI_GPI_SDC3         2
 #define SUN7I_GPI_TWI3         3
@@ -203,8 +207,10 @@ enum sunxi_gpio_number {
 #define SUNXI_GPIO_PULL_DOWN   2
 
 /* Virtual AXP0 GPIOs */
-#define SUNXI_GPIO_AXP0_VBUS_DETECT    8
-#define SUNXI_GPIO_AXP0_VBUS_ENABLE    9
+#define SUNXI_GPIO_AXP0_PREFIX "AXP0-"
+#define SUNXI_GPIO_AXP0_VBUS_DETECT    4
+#define SUNXI_GPIO_AXP0_VBUS_ENABLE    5
+#define SUNXI_GPIO_AXP0_GPIO_COUNT     6
 
 void sunxi_gpio_set_cfgbank(struct sunxi_gpio *pio, int bank_offset, u32 val);
 void sunxi_gpio_set_cfgpin(u32 pin, u32 val);
@@ -216,4 +222,10 @@ int sunxi_name_to_gpio_bank(const char *name);
 int sunxi_name_to_gpio(const char *name);
 #define name_to_gpio(name) sunxi_name_to_gpio(name)
 
+#if !defined CONFIG_SPL_BUILD && defined CONFIG_AXP_GPIO
+int axp_gpio_init(void);
+#else
+static inline int axp_gpio_init(void) { return 0; }
+#endif
+
 #endif /* _SUNXI_GPIO_H */