]> git.sur5r.net Git - u-boot/blobdiff - arch/powerpc/include/asm/fsl_ddr_sdram.h
powerpc/8xxx: Enabled address hashing for 85xx
[u-boot] / arch / powerpc / include / asm / fsl_ddr_sdram.h
index 3216a506331eacb9169767f520b703a7b9f06ca9..d576eb85e38d3e6f972d716666a97d5a7b2db8fc 100644 (file)
@@ -1,5 +1,5 @@
 /*
- * Copyright 2008-2009 Freescale Semiconductor, Inc.
+ * Copyright 2008-2010 Freescale Semiconductor, Inc.
  *
  * This program is free software; you can redistribute it and/or
  * modify it under the terms of the GNU General Public License
 #define DDR_OTF                6       /* on-the-fly BC4 and BL8 */
 #define DDR_BL8                8       /* burst length 8 */
 
+#define DDR3_RTT_60_OHM                1 /* RTT_Nom = RZQ/4 */
+#define DDR3_RTT_120_OHM       2 /* RTT_Nom = RZQ/2 */
+#define DDR3_RTT_40_OHM                3 /* RTT_Nom = RZQ/6 */
+#define DDR3_RTT_20_OHM                4 /* RTT_Nom = RZQ/12 */
+#define DDR3_RTT_30_OHM                5 /* RTT_Nom = RZQ/8 */
+
 #if defined(CONFIG_FSL_DDR1)
 #define FSL_DDR_MIN_TCKE_PULSE_WIDTH_DDR       (1)
 typedef ddr1_spd_eeprom_t generic_spd_eeprom_t;
@@ -113,6 +119,7 @@ typedef struct fsl_ddr_cfg_regs_s {
        unsigned int ddr_sr_cntr;
        unsigned int ddr_sdram_rcw_1;
        unsigned int ddr_sdram_rcw_2;
+       unsigned int ddr_eor;
 } fsl_ddr_cfg_regs_t;
 
 typedef struct memctl_options_partial_s {
@@ -150,6 +157,7 @@ typedef struct memctl_options_s {
        unsigned int memctl_interleaving;
        unsigned int memctl_interleaving_mode;
        unsigned int ba_intlv_ctl;
+       unsigned int addr_hash;
 
        /* Operational mode parameters */
        unsigned int ECC_mode;   /* Use ECC? */
@@ -166,6 +174,7 @@ typedef struct memctl_options_s {
        unsigned int OTF_burst_chop_en;
        /* mirrior DIMMs for DDR3 */
        unsigned int mirrored_dimm;
+       unsigned int quad_rank_present;
 
        /* Global Timing Parameters */
        unsigned int cas_latency_override;