]> git.sur5r.net Git - u-boot/blobdiff - board/jse/jse.c
ARM: atmel: add sama5d4ek board support
[u-boot] / board / jse / jse.c
index 9290814685ceb39476d2d3db760ecd55cea2db95..a0913c33f0782d0b253071c626762389b0b253a0 100644 (file)
@@ -2,31 +2,18 @@
  * Copyright (c) 2004 Picture Elements, Inc.
  *    Stephen Williams (steve@icarus.com)
  *
- *    This source code is free software; you can redistribute it
- *    and/or modify it in source code form under the terms of the GNU
- *    General Public License as published by the Free Software
- *    Foundation; either version 2 of the License, or (at your option)
- *    any later version.
- *
- *    This program is distributed in the hope that it will be useful,
- *    but WITHOUT ANY WARRANTY; without even the implied warranty of
- *    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
- *    GNU General Public License for more details.
- *
- *    You should have received a copy of the GNU General Public License
- *    along with this program; if not, write to the Free Software
- *    Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA
+ * SPDX-License-Identifier:    GPL-2.0+
  */
 
 # include  <common.h>
-# include  <ppc4xx.h>
+# include  <asm/ppc4xx.h>
 # include  <asm/processor.h>
 # include  <asm/io.h>
 # include  "jse_priv.h"
 
 /*
  * This function is run very early, out of flash, and before devices are
- * initialized. It is called by lib_ppc/board.c:board_init_f by virtue
+ * initialized. It is called by arch/powerpc/lib/board.c:board_init_f by virtue
  * of being in the init_sequence array.
  *
  * The SDRAM has been initialized already -- start.S:start called
@@ -48,12 +35,12 @@ int board_early_init_f (void)
    |       IRQ 30 (EXT IRQ 5) SystemACE BRdy (unused)
    |       IRQ 31 (EXT IRQ 6) (unused)
    +-------------------------------------------------------------------------*/
-       mtdcr (uicsr, 0xFFFFFFFF);      /* clear all ints */
-       mtdcr (uicer, 0x00000000);      /* disable all ints */
-       mtdcr (uiccr, 0x00000000);      /* set all to be non-critical */
-       mtdcr (uicpr, 0xFFFFFF87);      /* set int polarities */
-       mtdcr (uictr, 0x10000000);      /* set int trigger levels */
-       mtdcr (uicsr, 0xFFFFFFFF);      /* clear all ints */
+       mtdcr (UIC0SR, 0xFFFFFFFF);     /* clear all ints */
+       mtdcr (UIC0ER, 0x00000000);     /* disable all ints */
+       mtdcr (UIC0CR, 0x00000000);     /* set all to be non-critical */
+       mtdcr (UIC0PR, 0xFFFFFF87);     /* set int polarities */
+       mtdcr (UIC0TR, 0x10000000);     /* set int trigger levels */
+       mtdcr (UIC0SR, 0xFFFFFFFF);     /* clear all ints */
 
        /* Configure the interface to the SystemACE MCU port.
           The SystemACE is fast, but there is no reason to have
@@ -62,12 +49,12 @@ int board_early_init_f (void)
 
        /* EBC0_B1AP: BME=1, TWT=2, CSN=0, OEN=1,
           WBN=0, WBF=1, TH=0,  RE=0,  SOR=0, BEM=0, PEN=0 */
-       mtdcr (ebccfga, pb1ap);
-       mtdcr (ebccfgd, 0x01011000);
+       mtdcr (EBC0_CFGADDR, PB1AP);
+       mtdcr (EBC0_CFGDATA, 0x01011000);
 
        /* EBC0_B1CR: BAS=x, BS=0(1MB), BU=3(R/W), BW=0(8bits) */
-       mtdcr (ebccfga, pb1cr);
-       mtdcr (ebccfgd, CFG_SYSTEMACE_BASE | 0x00018000);
+       mtdcr (EBC0_CFGADDR, PB1CR);
+       mtdcr (EBC0_CFGDATA, CONFIG_SYS_SYSTEMACE_BASE | 0x00018000);
 
        /* Enable the /PerWE output as /PerWE, instead of /PCIINT. */
        /* CPC0_CR1 |= PCIPW */
@@ -85,7 +72,7 @@ int board_pre_init (void)
 #endif
 
 /*
- * This function is also called by lib_ppc/board.c:board_init_f (it is
+ * This function is also called by arch/powerpc/lib/board.c:board_init_f (it is
  * also in the init_sequence array) but later. Many more things are
  * configured, but we are still running from flash.
  */
@@ -95,11 +82,11 @@ int checkboard (void)
 
        /* check that the SystemACE chip is alive. */
        printf ("ACE:   ");
-       vers = readw (CFG_SYSTEMACE_BASE + 0x16);
+       vers = readw (CONFIG_SYS_SYSTEMACE_BASE + 0x16);
        printf ("SystemACE %u.%u (build %u)",
                (vers >> 12) & 0x0f, (vers >> 8) & 0x0f, vers & 0xff);
 
-       status = readl (CFG_SYSTEMACE_BASE + 0x04);
+       status = readl (CONFIG_SYS_SYSTEMACE_BASE + 0x04);
 #ifdef DEBUG
        printf (" STATUS=0x%08x", status);
 #endif
@@ -110,23 +97,23 @@ int checkboard (void)
 
                if (status & 0x04) {
                        /* CONTROLREG = CFGPROG */
-                       writew (0x1000, CFG_SYSTEMACE_BASE + 0x18);
+                       writew (0x1000, CONFIG_SYS_SYSTEMACE_BASE + 0x18);
                        udelay (500);
                        /* CONTROLREG = CFGRESET */
-                       writew (0x0080, CFG_SYSTEMACE_BASE + 0x18);
+                       writew (0x0080, CONFIG_SYS_SYSTEMACE_BASE + 0x18);
                        udelay (500);
-                       writew (0x0000, CFG_SYSTEMACE_BASE + 0x18);
+                       writew (0x0000, CONFIG_SYS_SYSTEMACE_BASE + 0x18);
                        /* CONTROLREG = CFGSTART */
-                       writew (0x0020, CFG_SYSTEMACE_BASE + 0x18);
+                       writew (0x0020, CONFIG_SYS_SYSTEMACE_BASE + 0x18);
 
-                       status = readl (CFG_SYSTEMACE_BASE + 0x04);
+                       status = readl (CONFIG_SYS_SYSTEMACE_BASE + 0x04);
                }
        }
 
        /* Wait for the SystemACE to program its chain of devices. */
        while ((status & 0x84) == 0x00) {
                udelay (500);
-               status = readl (CFG_SYSTEMACE_BASE + 0x04);
+               status = readl (CONFIG_SYS_SYSTEMACE_BASE + 0x04);
        }
 
        if (status & 0x04)
@@ -149,7 +136,7 @@ int checkboard (void)
 /* **** No more functions called by board_init_f. **** */
 
 /*
- * This function is called by lib_ppc/board.c:board_init_r. At this
+ * This function is called by arch/powerpc/lib/board.c:board_init_r. At this
  * point, basic setup is done, U-Boot has been moved into SDRAM and
  * PCI has been set up. From here we done late setup.
  */