]> git.sur5r.net Git - u-boot/blobdiff - include/configs/munices.h
FSL DDR: Convert STXSSA to new DDR code.
[u-boot] / include / configs / munices.h
index 4359e29050f9f5e64e984a0bfde55f79911b3143..cea2834305dd6a78f88c0695518ba5e12bf1b0b6 100644 (file)
@@ -35,6 +35,7 @@
 #define BOOTFLAG_COLD          0x01    /* Normal Power-On: Boot from FLASH  */
 #define BOOTFLAG_WARM          0x02    /* Software reboot           */
 #define CFG_CACHELINE_SIZE     32      /* For MPC5xxx CPUs */
+#define CONFIG_HIGH_BATS       1       /* High BATs supported */
 
 /*
  * Command line configuration.
@@ -48,7 +49,7 @@
 #define CONFIG_CMD_PING
 #define CONFIG_CMD_REGINFO
 
-#if (CONFIG_COMMANDS & CFG_CMD_KGDB)
+#if defined(CONFIG_CMD_KGDB)
 #  define CFG_CACHELINE_SHIFT  5       /* log base 2 of the above value */
 #endif
 
  * Memory map
  */
 #define CFG_MBAR               0xF0000000 /* MBAR hast to be switched by other bootloader or debugger config  */
+
+#define CFG_DEFAULT_MBAR       0x80000000
 #define CFG_SDRAM_BASE         0x00000000
 /* Use SRAM until RAM will be available */
 #define CFG_INIT_RAM_ADDR      MPC5XXX_SRAM
  */
 #define CFG_FLASH_BASE         0xFF000000
 #define CFG_FLASH_CFI          1       /* Flash is CFI conformant */
-#define CFG_FLASH_CFI_DRIVER   1       /* Use the common driver */
-//#define CFG_FLASH_BANKS_LIST { CFG_BOOTCS_START }
+#define CONFIG_FLASH_CFI_DRIVER        1       /* Use the common driver */
 #define CFG_FLASH_BANKS_LIST   { CFG_FLASH_BASE }
 #define CFG_FLASH_EMPTY_INFO
 #define CFG_FLASH_SIZE         0x01000000 /* 16 MByte */