]> git.sur5r.net Git - u-boot/blobdiff - include/configs/tegra2-common.h
microblaze: Enable TFTP put command
[u-boot] / include / configs / tegra2-common.h
index a9c665c8d802735a7e5ec217587367c18e9264eb..e6f385fac38f5922bcb0589aa720067b903ce96b 100644 (file)
@@ -35,7 +35,7 @@
 
 #define CONFIG_SYS_CACHELINE_SIZE      32
 
-#define CONFIG_ENABLE_CORTEXA9         /* enable CPU (A9 complex) */
+#define CONFIG_ARCH_CPU_INIT           /* Fire up the A9 core */
 
 #include <asm/arch/tegra2.h>           /* get chip and board defs */
 
 #define CONFIG_DISPLAY_CPUINFO
 #define CONFIG_DISPLAY_BOARDINFO
 
-#define CONFIG_SKIP_RELOCATE_UBOOT
 #define CONFIG_SKIP_LOWLEVEL_INIT
 
 #define CONFIG_CMDLINE_TAG             /* enable passing of ATAGs */
 #define CONFIG_OF_LIBFDT               /* enable passing of devicetree */
 
 /* Environment */
-#define CONFIG_ENV_IS_NOWHERE
-#define CONFIG_ENV_SIZE                        0x20000 /* Total Size Environment */
+#define CONFIG_ENV_SIZE                        0x2000  /* Total Size Environment */
 
 /*
  * Size of malloc() pool
 /* turn on command-line edit/hist/auto */
 #define CONFIG_CMDLINE_EDITING
 #define CONFIG_COMMAND_HISTORY
-#define CONFIG_AUTOCOMPLETE
+#define CONFIG_AUTO_COMPLETE
 
 #define CONFIG_SYS_NO_FLASH
 
 #define PHYS_SDRAM_1           TEGRA2_SDRC_CS0
 #define PHYS_SDRAM_1_SIZE      0x20000000      /* 512M */
 
-#define CONFIG_SYS_TEXT_BASE   0x00E08000
+#define CONFIG_SYS_TEXT_BASE   0x00108000
 #define CONFIG_SYS_SDRAM_BASE  PHYS_SDRAM_1
 
 #define CONFIG_SYS_INIT_RAM_ADDR       CONFIG_STACKBASE