]> git.sur5r.net Git - cc65/blobdiff - src/ld65/cfg/apple2.cfg
No copyright message here.
[cc65] / src / ld65 / cfg / apple2.cfg
index ec860e7737e846001818aee479bbc533d0fc50bc..1f0ae121a4002735698f888821ac177f71f37174 100644 (file)
@@ -1,21 +1,50 @@
+# Default configuration built into ld65 (allowing for 3KB in LC)
+
+FEATURES {
+    STARTADDRESS: default = $0803;
+}
+SYMBOLS {
+    __EXEHDR__:    type = import;
+    __HIMEM__:     type = weak, value = $9600; # Presumed RAM end
+    __LCADDR__:    type = weak, value = $D400; # Behind quit code
+    __LCSIZE__:    type = weak, value = $0C00; # Rest of bank two
+    __STACKSIZE__: type = weak, value = $0800; # 2k stack
+    __LOADADDR__:  type = weak, value = __STARTUP_RUN__;
+    __LOADSIZE__:  type = weak, value = __ZPSAVE_RUN__ - __STARTUP_RUN__ +
+                                        __MOVE_LAST__  - __MOVE_START__;
+}
 MEMORY {
-    ZP: start = $00, size = $1A, type = rw;
-    RAM: start = $800, size = $8E00, file = %O;
+    ZP:                define = yes, start = $0080,      size = $001A;
+    HEADER: file = %O,               start = $0000,      size = $0004;
+    RAM:    file = %O,               start = %S,         size = __HIMEM__ - __STACKSIZE__ - %S;
+    MOVE:   file = %O, define = yes, start = $0000,      size = $FFFF;
+    LC:                define = yes, start = __LCADDR__, size = __LCSIZE__;
 }
 SEGMENTS {
-    CODE: load = RAM, type = ro;
-    RODATA: load = RAM, type = ro;
-    DATA: load = RAM, type = rw;
-    BSS: load = RAM, type = bss, define = yes;
-    ZEROPAGE: load = ZP, type = zp;
+    ZEROPAGE: load = ZP,              type = zp;
+    EXEHDR:   load = HEADER,          type = ro;
+    STARTUP:  load = RAM,             type = ro,  define   = yes;
+    LOWCODE:  load = RAM,             type = ro;
+    CODE:     load = RAM,             type = ro;
+    RODATA:   load = RAM,             type = ro;
+    DATA:     load = RAM,             type = rw;
+    ZPSAVE:   load = RAM,             type = bss, define   = yes;
+    BSS:      load = RAM,             type = bss, define   = yes;
+    INIT:     load = MOVE, run = RAM, type = ro,  define   = yes;
+    LC:       load = MOVE, run = LC,  type = ro,  optional = yes;
 }
 FEATURES {
-    CONDES: segment = RODATA,
-           type = constructor,
-           label = __CONSTRUCTOR_TABLE__,
-           count = __CONSTRUCTOR_COUNT__;
-    CONDES: segment = RODATA,
-           type = destructor,
-           label = __DESTRUCTOR_TABLE__,
-           count = __DESTRUCTOR_COUNT__;
+    CONDES: type    = constructor,
+            label   = __CONSTRUCTOR_TABLE__,
+            count   = __CONSTRUCTOR_COUNT__,
+            segment = INIT;
+    CONDES: type    = destructor,
+            label   = __DESTRUCTOR_TABLE__,
+            count   = __DESTRUCTOR_COUNT__,
+            segment = RODATA;
+    CONDES: type    = interruptor,
+            label   = __INTERRUPTOR_TABLE__,
+            count   = __INTERRUPTOR_COUNT__,
+            segment = RODATA,
+            import  = __CALLIRQ__;
 }