]> git.sur5r.net Git - u-boot/commitdiff
Moved board specific values in config file
authorStefano Babic <sbabic@denx.de>
Sun, 28 Mar 2010 11:43:26 +0000 (13:43 +0200)
committertrix <trix@windriver.com>
Sun, 18 Apr 2010 01:52:44 +0000 (20:52 -0500)
The lowlevel_init file contained some hard-coded values
to setup the RAM. These board related values are moved into
the board configuration file.

Signed-off-by: Stefano Babic <sbabic@denx.de>
arch/arm/cpu/arm_cortexa8/mx51/lowlevel_init.S
include/configs/mx51evk.h

index 31af9e2b58ba075fca0e01d669f73d5a40efc5ff..783c81f72a7bf7ce744c6de3a679fcf997881f05 100644 (file)
        /* Switch peripheral to PLL 3 */
        ldr r0, =CCM_BASE_ADDR
        ldr r1, =0x000010C0
+       orr r1,r1,#CONFIG_SYS_DDR_CLKSEL
        str r1, [r0, #CLKCTL_CBCMR]
        ldr r1, =0x13239145
        str r1, [r0, #CLKCTL_CBCDR]
        ldr r1, =0x19239145
        str r1, [r0, #CLKCTL_CBCDR]
        ldr r1, =0x000020C0
+       orr r1,r1,#CONFIG_SYS_DDR_CLKSEL
        str r1, [r0, #CLKCTL_CBCMR]
 
        mov r3, #DP_OP_216
        /* setup the rest */
        /* Use lp_apm (24MHz) source for perclk */
        ldr r1, =0x000020C2
+       orr r1,r1,#CONFIG_SYS_DDR_CLKSEL
        str r1, [r0, #CLKCTL_CBCMR]
        /* ddr clock from PLL 1, all perclk dividers are 1 since using 24MHz */
-       ldr r1, =0x59E35100
+       ldr r1, =CONFIG_SYS_CLKTL_CBCDR
        str r1, [r0, #CLKCTL_CBCDR]
 
        /* Restore the default values in the Gate registers */
index 903fe6da7e6146d4df161234a37073057d7ef9aa..3626df73df7cd915e54619105c101fb81cc4e40d 100644 (file)
 #define PHYS_SDRAM_1           CSD0_BASE_ADDR
 #define PHYS_SDRAM_1_SIZE      (512 * 1024 * 1024)
 
+#define CONFIG_SYS_DDR_CLKSEL  0
+#define CONFIG_SYS_CLKTL_CBCDR 0x59E35100
+
 /*-----------------------------------------------------------------------
  * FLASH and environment organization
  */