#include <asm/arch/hardware.h>
 
-#define BIT(x)                         (1 << x)
 #define CL_BIT(x)                      (0 << x)
 
 /* Timer register bits */
 
 #define HI6220_GPIO_BASE(bank) (((bank < 4) ? 0xf8011000 : \
                                0xf7020000 - 0x4000) + (0x1000 * bank))
 
-#define BIT(x)                 (1 << (x))
-
 #define HI6220_GPIO_PER_BANK   8
 #define HI6220_GPIO_DIR                0x400
 
 
 #endif /* __ASSEMBLY__ */
 #endif /* __KERNEL_STRICT_NAMES */
 
-#define BIT(x)                         (1 << (x))
-
 #define WD_UNLOCK1             0xAAAA
 #define WD_UNLOCK2             0x5555
 
 
        struct dc_winbuf_reg winbuf;    /* WINBUF A/B/C 0x800 ~ 0x80d */
 };
 
-#define BIT(pos)       (1U << pos)
-
 /* DC_CMD_DISPLAY_COMMAND 0x032 */
 #define CTRL_MODE_SHIFT                5
 #define CTRL_MODE_MASK         (0x3 << CTRL_MODE_SHIFT)
 
 #define PLLC_PLLDIV8   0x170
 #define PLLC_PLLDIV9   0x174
 
-#define BIT(x)         (1 << (x))
-
 /* SOC-specific pll info */
 #ifdef CONFIG_SOC_DM355
 #define ARM_PLLDIV     PLLC_PLLDIV1
 
 
 #include <asm/arch/hardware.h>
 
-#define BIT(x)                 (1 << (x))
-
 /* PLL Control Registers */
 struct pllctl_regs {
        u32     ctl;            /* 00 */
 
 
 #endif
 
-#define                BIT(x)  (1 << (x))
-
 #define KS2_DDRPHY_PIR_OFFSET           0x04
 #define KS2_DDRPHY_PGCR0_OFFSET         0x08
 #define KS2_DDRPHY_PGCR1_OFFSET         0x0C
 
 #ifndef _MVEBU_SOC_H
 #define _MVEBU_SOC_H
 
-#define BIT(x)                 (1 << (x))
-
 #define SOC_MV78460_ID         0x7846
 #define SOC_88F6810_ID         0x6810
 #define SOC_88F6820_ID         0x6820
 
 /* GPIO upper 16 bit mask */
 #define ZYNQ_GPIO_UPPER_MASK 0xFFFF0000
 
-#define BIT(x) (1<<x)
-
 #endif /* _ZYNQ_GPIO_H */
 
  */
 #define MV_DEBUG_INIT
 
-#define BIT(x)                         (1 << (x))
-
 #ifdef MV_DEBUG_INIT
 #define DEBUG_INIT_S(s)                        puts(s)
 #define DEBUG_INIT_D(d, l)             printf("%x", d)
 
 #define JZ_NAND_CMD_ADDR (JZ_NAND_DATA_ADDR + 0x8000)
 #define JZ_NAND_ADDR_ADDR (JZ_NAND_DATA_ADDR + 0x10000)
 
-#define BIT(x) (1 << (x))
 #define JZ_NAND_ECC_CTRL_ENCODING      BIT(3)
 #define JZ_NAND_ECC_CTRL_RS            BIT(2)
 #define JZ_NAND_ECC_CTRL_RESET         BIT(1)
 
 #include <asm/io.h>
 #include <asm/arch/hardware.h>
 
-#define BIT(x)                 (1 << (x))
-
 /* SPIGCR0 */
 #define SPIGCR0_SPIENA_MASK    0x1
 #define SPIGCR0_SPIRST_MASK    0x0
 
 
 #include <asm/arch/ep93xx.h>
 
-
-#define BIT(x)                 (1<<(x))
 #define SSPBASE                        SPI_BASE
 
 #define SSPCR0                 0x0000
 
 #include <i2c.h>
 #include "anx9804.h"
 
-#define BIT(x) (1 << (x))
-
 /* Registers at i2c address 0x38 */
 
 #define ANX9804_HDCP_CONTROL_0_REG                             0x01
 
 #define MC_CCSR_BASE_ADDR \
        ((struct mc_ccsr_registers __iomem *)0x8340000)
 
-#define BIT(x)                 (1 << (x))
 #define GCR1_P1_STOP           BIT(31)
 #define GCR1_P2_STOP           BIT(30)
 #define GCR1_P1_DE_RST         BIT(23)
 
 
 #include <asm/types.h>
 
+#define BIT(nr)                (1UL << (nr))
+
 /*
  * ffs: find first bit set. This is defined the same way as
  * the libc and compiler builtin ffs routines, therefore