* (Set up by the startup code)
  */
 #define CONFIG_SYS_SRAM_BASE           0xFFF00000
+#define CONFIG_SYS_SRAM_SIZE           (256 << 10)
 #define CONFIG_SYS_FLASH_BASE          0xFFF80000
 
 /*-----------------------------------------------------------------------
 
 
 #define CONFIG_SYS_OCM_BASE            0xE3000000      /* OCM: 64k             */
 #define CONFIG_SYS_SRAM_BASE           0xE8000000      /* SRAM: 256k           */
+#define CONFIG_SYS_SRAM_SIZE           (256 << 10)
 #define CONFIG_SYS_LOCAL_CONF_REGS     0xEF000000
 
 #define CONFIG_SYS_PERIPHERAL_BASE     0xEF600000      /* internal peripherals */
 
 
 #define CONFIG_SYS_OCM_BASE            0xE3000000      /* OCM: 64k */
 #define CONFIG_SYS_SRAM_BASE           0xE8000000      /* SRAM: 256k */
+#define CONFIG_SYS_SRAM_SIZE           (256 << 10)
 #define CONFIG_SYS_LOCAL_CONF_REGS     0xEF000000
 
 #define CONFIG_SYS_PERIPHERAL_BASE     0xEF600000      /* internal periph. */
 
 #define CONFIG_SYS_LARGE_FLASH         0xffc00000      /* 4MB flash address CS0 */
 #define CONFIG_SYS_SMALL_FLASH         0xff900000      /* 1MB flash address CS2 */
 #define CONFIG_SYS_SRAM_BASE           0xff800000      /* 1MB SRAM  address CS2 */
+#define CONFIG_SYS_SRAM_SIZE           (1 << 20)
 #define CONFIG_SYS_EPLD_BASE           0xff000000      /* EPLD and FRAM     CS1 */
 
 #define CONFIG_SYS_ISRAM_BASE          0xf8000000      /* internal 8k SRAM (L2 cache) */
 
 
 #define CONFIG_SYS_OCM_BASE            0xE7000000      /* OCM: 64k */
 #define CONFIG_SYS_SRAM_BASE           0xE8000000      /* SRAM: 256k */
+#define CONFIG_SYS_SRAM_SIZE           (256 << 10)
 #define CONFIG_SYS_LOCAL_CONF_REGS     0xEF000000
 
 #define CONFIG_SYS_PERIPHERAL_BASE     0xEF600000      /* internal periph. */