]> git.sur5r.net Git - u-boot/commitdiff
use correct at91rm9200 register name in m501sk board
authorJean-Christophe PLAGNIOL-VILLARD <plagnioj@jcrosoft.com>
Sun, 30 Mar 2008 14:39:53 +0000 (16:39 +0200)
committerJean-Christophe PLAGNIOL-VILLARD <plagnioj@jcrosoft.com>
Sun, 30 Mar 2008 14:41:57 +0000 (16:41 +0200)
This fixes a naming bug for at91rm9200 lowlevel init code:
NOR boot flash is on chipselect 0, not chipselect 2.  This
makes code use the register name from chip datasheets.

Signed-off-by: Jean-Christophe PLAGNIOL-VILLARD <plagnioj@jcrosoft.com>
board/m501sk/memsetup.S

index 9e174b5b8fc857f48c0cdf569719de78aec58a87..6aea723f91f07944c3f9c037fa8ede9a2d8c88c3 100644 (file)
@@ -52,8 +52,8 @@
 #define MC_AASR_VAL 0x00000000
 #define EBI_CFGR 0xFFFFFF64
 #define EBI_CFGR_VAL 0x00000000
-#define SMC2_CSR 0xFFFFFF70
-#define SMC2_CSR_VAL 0x00003284 /* 16bit, 2 TDF, 4 WS */
+#define SMC_CSR0 0xFFFFFF70
+#define SMC_CSR0_VAL 0x00003284 /* 16bit, 2 TDF, 4 WS */
 
 /* clocks */
 #define PLLAR 0xFFFFFC28
@@ -141,8 +141,8 @@ SMRDATA:
        .word MC_AASR_VAL
        .word EBI_CFGR
        .word EBI_CFGR_VAL
-       .word SMC2_CSR
-       .word SMC2_CSR_VAL
+       .word SMC_CSR0
+       .word SMC_CSR0_VAL
        .word PLLAR
        .word PLLAR_VAL
        .word PLLBR