=>
 
                If you now switch to the new I2C Bus 3 with "i2c dev 3"
-               u-boot sends First the Commando to the mux@70 to enable
-               channel 6, and then the Commando to the mux@71 to enable
+               u-boot first sends the command to the mux@70 to enable
+               channel 6, and then the command to the mux@71 to enable
                the channel 4.
 
                After that, you can use the "normal" i2c commands as
-               usual, to communicate with your I2C devices behind
+               usual to communicate with your I2C devices behind
                the 2 muxes.
 
                This option is actually implemented for the bitbanging
 
 #ifndef        __ASM_GBL_DATA_H
 #define __ASM_GBL_DATA_H
 /*
- * The following data structure is placed in some memory wich is
+ * The following data structure is placed in some memory which is
  * available very early after boot (like DPRAM on MPC8xx/MPC82xx, or
  * some locked parts of the data cache) to allow for a minimum set of
  * global variables during system initialization (until we have set
 
 
                /*
                 * For a FRAM device there is no limit on the number of the
-                * bytes that can be ccessed with the single read or write
+                * bytes that can be accessed with the single read or write
                 * operation.
                 */
 #if !defined(CONFIG_SYS_I2C_FRAM)
 
        return tmp;
 }
 
-/* Analyses a Muxstring and sends immediately the
-   Commands to the Muxes. Runs from Flash.
+/* Analyses a Muxstring and immediately sends the
+   commands to the muxes. Runs from flash.
  */
 int i2c_mux_ident_muxstring_f (uchar *buf)
 {
 
        int timeout = I2C_TIMEOUT;
        u16 stat;
 
-       writew(0xFFFF, &i2c_base->stat);         /* clear current interruts...*/
+       writew(0xFFFF, &i2c_base->stat);        /* clear current interrupts...*/
        while ((stat = readw (&i2c_base->stat) & I2C_STAT_BB) && timeout--) {
                writew (stat, &i2c_base->stat);
                udelay(1000);
 
        passive_parallel_asynchronous,  /* parallel data */
        passive_serial_asynchronous,    /* serial data w/ internal clock (not used)     */
        altera_jtag_mode,               /* jtag/tap serial (not used ) */
-       fast_passive_parallel,  /* fast passive parallel (FPP) */
+       fast_passive_parallel,          /* fast passive parallel (FPP) */
        fast_passive_parallel_security, /* fast passive parallel with security (FPPS) */
        max_altera_iface_type           /* insert all new types before this */
 } Altera_iface;                                /* end, typedef Altera_iface */
 
 typedef enum {                 /* typedef Altera_Family */
-    min_altera_type,           /* insert all new types after this */
-    Altera_ACEX1K,             /* ACEX1K Family */
-    Altera_CYC2,               /* CYCLONII Family */
+       min_altera_type,        /* insert all new types after this */
+       Altera_ACEX1K,          /* ACEX1K Family */
+       Altera_CYC2,            /* CYCLONII Family */
        Altera_StratixII,       /* StratixII Familiy */
 /* Add new models here */
-    max_altera_type            /* insert all new types before this */
+       max_altera_type         /* insert all new types before this */
 } Altera_Family;               /* end, typedef Altera_Family */
 
 typedef struct {               /* typedef Altera_desc */