git.sur5r.net Git - freertos/blob - Demo/ARM7_AT91SAM7X256_Eclipse/RTOSDemo/SrcAtmel/Cstartup_SAM7.c

   1 //*----------------------------------------------------------------------------\r
   2 //*         ATMEL Microcontroller Software Support  -  ROUSSET  -\r
   3 //*----------------------------------------------------------------------------\r
   4 //* The software is delivered "AS IS" without warranty or condition of any\r
   5 //* kind, either express, implied or statutory. This includes without\r
   6 //* limitation any warranty or condition with respect to merchantability or\r
   7 //* fitness for any particular purpose, or against the infringements of\r
   8 //* intellectual property rights of others.\r
   9 //*----------------------------------------------------------------------------\r
  10 //* File Name           : Cstartup_SAM7.c\r
  11 //* Object              : Low level initializations written in C for IAR\r
  12 //*                       tools\r
  13 //* 1.0   08/Sep/04 JPP : Creation\r
  14 //* 1.10  10/Sep/04 JPP : Update AT91C_CKGR_PLLCOUNT filed\r
  15 //*----------------------------------------------------------------------------\r
  16 \r
  17 \r
  18 // Include the board file description\r
  19 #include "Board.h"\r
  20 \r
  21 //*----------------------------------------------------------------------------\r
  22 //* \fn    AT91F_LowLevelInit\r
  23 //* \brief This function performs very low level HW initialization\r
  24 //*        this function can be use a Stack, depending the compilation\r
  25 //*        optimization mode\r
  26 //*----------------------------------------------------------------------------\r
  27 void AT91F_LowLevelInit( void);\r
  28 void AT91F_LowLevelInit( void )\r
  29 {\r
  30  AT91PS_PMC     pPMC = AT91C_BASE_PMC;\r
  31 \r
  32     //* Set Flash Waite sate\r
  33         //  Single Cycle Access at Up to 30 MHz, or 40\r
  34         //  if MCK = 47923200 I have 50 Cycle for 1 useconde ( flied MC_FMR->FMCN\r
  35             AT91C_BASE_MC->MC_FMR = ((AT91C_MC_FMCN)&(75 <<16)) | AT91C_MC_FWS_1FWS ;\r
  36 \r
  37     //* Watchdog Disable\r
  38         AT91C_BASE_WDTC->WDTC_WDMR= AT91C_WDTC_WDDIS;\r
  39 \r
  40         //* Set MCK at 47 923 200\r
  41     // 1 Enabling the Main Oscillator:\r
  42         // SCK = 1/32768 = 30.51 uSeconde\r
  43         // Start up time = 8 * 6 / SCK = 56 * 30.51 = 1,46484375 ms\r
  44        pPMC->PMC_MOR = ((( AT91C_CKGR_OSCOUNT & (0x06 <<8)) | AT91C_CKGR_MOSCEN ));\r
  45         // Wait the startup time\r
  46         while(!(pPMC->PMC_SR & AT91C_PMC_MOSCS));\r
  47         // 2 Checking the Main Oscillator Frequency (Optional)\r
  48         // 3 Setting PLL and divider:\r
  49                 // - div by 5 Fin = 3,6864 =(18,432 / 5)\r
  50                 // - Mul 25+1: Fout =   95,8464 =(3,6864 *26)\r
  51                 // for 96 MHz the erroe is 0.16%\r
  52                 //eld out NOT USED = 0 Fi\r
  53        pPMC->PMC_PLLR = ((AT91C_CKGR_DIV & 5) |\r
  54                          (AT91C_CKGR_PLLCOUNT & (28<<8)) |\r
  55                          (AT91C_CKGR_MUL & (25<<16)));\r
  56 \r
  57         // Wait the startup time\r
  58         while(!(pPMC->PMC_SR & AT91C_PMC_LOCK));\r
  59         // 4. Selection of Master Clock and Processor Clock\r
  60         // select the PLL clock divided by 2\r
  61        pPMC->PMC_MCKR = AT91C_PMC_PRES_CLK_2 ;\r
  62         while(!(pPMC->PMC_SR & AT91C_PMC_MCKRDY));\r
  63 \r
  64         pPMC->PMC_MCKR |= AT91C_PMC_CSS_PLL_CLK ;\r
  65         while(!(pPMC->PMC_SR & AT91C_PMC_MCKRDY));\r
  66 }\r
  67 \r
  68 \r
  69 \r