git.sur5r.net Git - freertos/blob - Demo/CORTEX_LM3S811_KEIL/LuminaryCode/hw_gpio.h

   1 //*****************************************************************************\r
   2 //\r
   3 // hw_gpio.h - Defines and Macros for GPIO hardware.\r
   4 //\r
   5 // Copyright (c) 2005,2006 Luminary Micro, Inc.  All rights reserved.\r
   6 //\r
   7 // Software License Agreement\r
   8 //\r
   9 // Luminary Micro, Inc. (LMI) is supplying this software for use solely and\r
  10 // exclusively on LMI's Stellaris Family of microcontroller products.\r
  11 //\r
  12 // The software is owned by LMI and/or its suppliers, and is protected under\r
  13 // applicable copyright laws.  All rights are reserved.  Any use in violation\r
  14 // of the foregoing restrictions may subject the user to criminal sanctions\r
  15 // under applicable laws, as well as to civil liability for the breach of the\r
  16 // terms and conditions of this license.\r
  17 //\r
  18 // THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED\r
  19 // OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF\r
  20 // MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.\r
  21 // LMI SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR\r
  22 // CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.\r
  23 //\r
  24 // This is part of revision 816 of the Stellaris Driver Library.\r
  25 //\r
  26 //*****************************************************************************\r
  27 \r
  28 #ifndef __HW_GPIO_H__\r
  29 #define __HW_GPIO_H__\r
  30 \r
  31 //*****************************************************************************\r
  32 //\r
  33 // GPIO Register Offsets.\r
  34 //\r
  35 //*****************************************************************************\r
  36 #define GPIO_O_DATA             0x00000000  // Data register.\r
  37 #define GPIO_O_DIR              0x00000400  // Data direction register.\r
  38 #define GPIO_O_IS               0x00000404  // Interrupt sense register.\r
  39 #define GPIO_O_IBE              0x00000408  // Interrupt both edges register.\r
  40 #define GPIO_O_IEV              0x0000040C  // Intterupt event register.\r
  41 #define GPIO_O_IM               0x00000410  // Interrupt mask register.\r
  42 #define GPIO_O_RIS              0x00000414  // Raw interrupt status register.\r
  43 #define GPIO_O_MIS              0x00000418  // Masked interrupt status reg.\r
  44 #define GPIO_O_ICR              0x0000041C  // Interrupt clear register.\r
  45 #define GPIO_O_AFSEL            0x00000420  // Mode control select register.\r
  46 #define GPIO_O_DR2R             0x00000500  // 2ma drive select register.\r
  47 #define GPIO_O_DR4R             0x00000504  // 4ma drive select register.\r
  48 #define GPIO_O_DR8R             0x00000508  // 8ma drive select register.\r
  49 #define GPIO_O_ODR              0x0000050C  // Open drain select register.\r
  50 #define GPIO_O_PUR              0x00000510  // Pull up select register.\r
  51 #define GPIO_O_PDR              0x00000514  // Pull down select register.\r
  52 #define GPIO_O_SLR              0x00000518  // Slew rate control enable reg.\r
  53 #define GPIO_O_DEN              0x0000051C  // Digital input enable register.\r
  54 #define GPIO_O_PeriphID4        0x00000FD0  //\r
  55 #define GPIO_O_PeriphID5        0x00000FD4  //\r
  56 #define GPIO_O_PeriphID6        0x00000FD8  //\r
  57 #define GPIO_O_PeriphID7        0x00000FDC  //\r
  58 #define GPIO_O_PeriphID0        0x00000FE0  //\r
  59 #define GPIO_O_PeriphID1        0x00000FE4  //\r
  60 #define GPIO_O_PeriphID2        0x00000FE8  //\r
  61 #define GPIO_O_PeriphID3        0x00000FEC  //\r
  62 #define GPIO_O_PCellID0         0x00000FF0  //\r
  63 #define GPIO_O_PCellID1         0x00000FF4  //\r
  64 #define GPIO_O_PCellID2         0x00000FF8  //\r
  65 #define GPIO_O_PCellID3         0x00000FFC  //\r
  66 \r
  67 //*****************************************************************************\r
  68 //\r
  69 // GPIO Register reset values.\r
  70 //\r
  71 //*****************************************************************************\r
  72 #define GPIO_RV_DATA            0x00000000  // Data register reset value.\r
  73 #define GPIO_RV_DIR             0x00000000  // Data direction reg RV.\r
  74 #define GPIO_RV_IS              0x00000000  // Interrupt sense reg RV.\r
  75 #define GPIO_RV_IBE             0x00000000  // Interrupt both edges reg RV.\r
  76 #define GPIO_RV_IEV             0x00000000  // Intterupt event reg RV.\r
  77 #define GPIO_RV_IM              0x00000000  // Interrupt mask reg RV.\r
  78 #define GPIO_RV_RIS             0x00000000  // Raw interrupt status reg RV.\r
  79 #define GPIO_RV_MIS             0x00000000  // Masked interrupt status reg RV.\r
  80 #define GPIO_RV_IC              0x00000000  // Interrupt clear reg RV.\r
  81 #define GPIO_RV_AFSEL           0x00000000  // Mode control select reg RV.\r
  82 #define GPIO_RV_DR2R            0x000000FF  // 2ma drive select reg RV.\r
  83 #define GPIO_RV_DR4R            0x00000000  // 4ma drive select reg RV.\r
  84 #define GPIO_RV_DR8R            0x00000000  // 8ma drive select reg RV.\r
  85 #define GPIO_RV_ODR             0x00000000  // Open drain select reg RV.\r
  86 #define GPIO_RV_PUR             0x000000FF  // Pull up select reg RV.\r
  87 #define GPIO_RV_PDR             0x00000000  // Pull down select reg RV.\r
  88 #define GPIO_RV_SLR             0x00000000  // Slew rate control enable reg RV.\r
  89 #define GPIO_RV_DEN             0x000000FF  // Digital input enable reg RV.\r
  90 #define GPIO_RV_PeriphID4       0x00000000  //\r
  91 #define GPIO_RV_PeriphID5       0x00000000  //\r
  92 #define GPIO_RV_PeriphID6       0x00000000  //\r
  93 #define GPIO_RV_PeriphID7       0x00000000  //\r
  94 #define GPIO_RV_PeriphID0       0x00000061  //\r
  95 #define GPIO_RV_PeriphID1       0x00000010  //\r
  96 #define GPIO_RV_PeriphID2       0x00000004  //\r
  97 #define GPIO_RV_PeriphID3       0x00000000  //\r
  98 #define GPIO_RV_PCellID0        0x0000000D  //\r
  99 #define GPIO_RV_PCellID1        0x000000F0  //\r
 100 #define GPIO_RV_PCellID2        0x00000005  //\r
 101 #define GPIO_RV_PCellID3        0x000000B1  //\r
 102 \r
 103 #endif //  __HW_GPIO_H__\r