git.sur5r.net Git - freertos/blob - Demo/WizNET_DEMO_GCC_ARM7/TCPISR.c

   1 /*\r
   2         FreeRTOS V4.0.1 - copyright (C) 2003-2006 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS distribution.\r
   5 \r
   6         FreeRTOS is free software; you can redistribute it and/or modify\r
   7         it under the terms of the GNU General Public License as published by\r
   8         the Free Software Foundation; either version 2 of the License, or\r
   9         (at your option) any later version.\r
  10 \r
  11         FreeRTOS is distributed in the hope that it will be useful,\r
  12         but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14         GNU General Public License for more details.\r
  15 \r
  16         You should have received a copy of the GNU General Public License\r
  17         along with FreeRTOS; if not, write to the Free Software\r
  18         Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA\r
  19 \r
  20         A special exception to the GPL can be applied should you wish to distribute\r
  21         a combined work that includes FreeRTOS, without being obliged to provide\r
  22         the source code for any proprietary components.  See the licensing section \r
  23         of http://www.FreeRTOS.org for full details of how and when the exception\r
  24         can be applied.\r
  25 \r
  26         ***************************************************************************\r
  27         See http://www.FreeRTOS.org for documentation, latest information, license \r
  28         and contact details.  Please ensure to read the configuration and relevant \r
  29         port sections of the online documentation.\r
  30         ***************************************************************************\r
  31 */\r
  32 \r
  33 /* Scheduler include files. */\r
  34 #include "FreeRTOS.h"\r
  35 #include "task.h"\r
  36 #include "queue.h"\r
  37 \r
  38 /* Constants required for interrupt management. */\r
  39 #define tcpCLEAR_VIC_INTERRUPT  ( 0 )\r
  40 #define tcpEINT0_VIC_CHANNEL_BIT        ( ( unsigned portLONG ) 0x4000 )\r
  41 \r
  42 /* EINT0 interrupt handler.  This processes interrupts from the WIZnet device. */\r
  43 void vEINT0_ISR( void ) __attribute__((naked));\r
  44 \r
  45 /* Variable is required for its address, but does not otherwise get used. */\r
  46 static portLONG lDummyVariable;\r
  47 \r
  48 /*\r
  49  * When the WIZnet device asserts an interrupt we send an (empty) message to\r
  50  * the TCP task.  This wakes the task so the interrupt can be processed.  The\r
  51  * source of the interrupt has to be ascertained by the TCP task as this \r
  52  * requires an I2C transaction which cannot be performed from this ISR.\r
  53  */\r
  54 void vEINT0_ISR( void )\r
  55 {\r
  56         portENTER_SWITCHING_ISR();\r
  57 \r
  58         extern xQueueHandle xTCPISRQueue;\r
  59         portBASE_TYPE xTaskWoken = pdFALSE;\r
  60 \r
  61         /* Just wake the TCP task so it knows an ISR has occurred. */\r
  62         xQueueSendFromISR( xTCPISRQueue, ( void * ) &lDummyVariable, xTaskWoken );      \r
  63 \r
  64         /* We cannot carry on processing interrupts until the TCP task has \r
  65         processed this one - so for now interrupts are disabled.  The TCP task will\r
  66         re-enable it. */\r
  67         VICIntEnClear |= tcpEINT0_VIC_CHANNEL_BIT;\r
  68 \r
  69         /* Clear the interrupt bit. */  \r
  70         VICVectAddr = tcpCLEAR_VIC_INTERRUPT;\r
  71 \r
  72         /* Switch to the TCP task immediately so the cause of the interrupt can\r
  73         be ascertained.  It is the responsibility of the TCP task to clear the\r
  74         interrupts. */\r
  75         portEXIT_SWITCHING_ISR( ( xTaskWoken ) );\r
  76 }\r
  77 \r
  78 \r