git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/ARM7_AT91SAM7X256_Eclipse/RTOSDemo/webserver/SAM7_EMAC.c

   1 /*\r
   2     FreeRTOS V7.3.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT \r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  33     distribute a combined work that includes FreeRTOS without being obliged to\r
  34     provide the source code for proprietary components outside of the FreeRTOS\r
  35     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  36     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  37     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  38     more details. You should have received a copy of the GNU General Public\r
  39     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  40     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  41     by writing to Richard Barry, contact details for whom are available on the\r
  42     FreeRTOS WEB site.\r
  43 \r
  44     1 tab == 4 spaces!\r
  45     \r
  46     ***************************************************************************\r
  47      *                                                                       *\r
  48      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  49      *    not run, what could be wrong?"                                     *\r
  50      *                                                                       *\r
  51      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  52      *                                                                       *\r
  53     ***************************************************************************\r
  54 \r
  55     \r
  56     http://www.FreeRTOS.org - Documentation, training, latest versions, license \r
  57     and contact details.  \r
  58     \r
  59     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  60     including FreeRTOS+Trace - an indispensable productivity tool.\r
  61 \r
  62     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  63     the code with commercial support, indemnification, and middleware, under \r
  64     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  65     provide a safety engineered and independently SIL3 certified version under \r
  66     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  67 */\r
  68 \r
  69 /* Standard includes. */\r
  70 #include <string.h>\r
  71 \r
  72 /* Scheduler includes. */\r
  73 #include "FreeRTOS.h"\r
  74 #include "semphr.h"\r
  75 #include "task.h"\r
  76 \r
  77 /* Demo application includes. */\r
  78 #include "SAM7_EMAC.h"\r
  79 \r
  80 /* uIP includes. */\r
  81 #include "uip.h"\r
  82 \r
  83 /* Hardware specific includes. */\r
  84 #include "Emac.h"\r
  85 #include "mii.h"\r
  86 #include "AT91SAM7X256.h"\r
  87 \r
  88 \r
  89 /* USE_RMII_INTERFACE must be defined as 1 to use an RMII interface, or 0\r
  90 to use an MII interface. */\r
  91 #define USE_RMII_INTERFACE 0\r
  92 \r
  93 /* The buffer addresses written into the descriptors must be aligned so the\r
  94 last few bits are zero.  These bits have special meaning for the EMAC\r
  95 peripheral and cannot be used as part of the address. */\r
  96 #define emacADDRESS_MASK                        ( ( unsigned long ) 0xFFFFFFFC )\r
  97 \r
  98 /* Bit used within the address stored in the descriptor to mark the last\r
  99 descriptor in the array. */\r
 100 #define emacRX_WRAP_BIT                         ( ( unsigned long ) 0x02 )\r
 101 \r
 102 /* Bit used within the Tx descriptor status to indicate whether the\r
 103 descriptor is under the control of the EMAC or the software. */\r
 104 #define emacTX_BUF_USED                         ( ( unsigned long ) 0x80000000 )\r
 105 \r
 106 /* A short delay is used to wait for a buffer to become available, should\r
 107 one not be immediately available when trying to transmit a frame. */\r
 108 #define emacBUFFER_WAIT_DELAY           ( 2 )\r
 109 #define emacMAX_WAIT_CYCLES                     ( configTICK_RATE_HZ / 40 )\r
 110 \r
 111 /* Misc defines. */\r
 112 #define emacINTERRUPT_LEVEL                     ( 5 )\r
 113 #define emacNO_DELAY                            ( 0 )\r
 114 #define emacTOTAL_FRAME_HEADER_SIZE     ( 54 )\r
 115 #define emacPHY_INIT_DELAY                      ( 5000 / portTICK_RATE_MS )\r
 116 #define emacRESET_KEY                           ( ( unsigned long ) 0xA5000000 )\r
 117 #define emacRESET_LENGTH                        ( ( unsigned long ) ( 0x01 << 8 ) )\r
 118 \r
 119 /* The Atmel header file only defines the TX frame length mask. */\r
 120 #define emacRX_LENGTH_FRAME                     ( 0xfff )\r
 121 \r
 122 /* Peripheral setup for the EMAC. */\r
 123 #define emacPERIPHERAL_A_SETUP          ( ( unsigned long ) AT91C_PB2_ETX0                      ) | \\r
 124                                                                         ( ( unsigned long ) AT91C_PB12_ETXER            ) | \\r
 125                                                                         ( ( unsigned long ) AT91C_PB16_ECOL                     ) | \\r
 126                                                                         ( ( unsigned long ) AT91C_PB11_ETX3                     ) | \\r
 127                                                                         ( ( unsigned long ) AT91C_PB6_ERX1                      ) | \\r
 128                                                                         ( ( unsigned long ) AT91C_PB15_ERXDV            ) | \\r
 129                                                                         ( ( unsigned long ) AT91C_PB13_ERX2                     ) | \\r
 130                                                                         ( ( unsigned long ) AT91C_PB3_ETX1                      ) | \\r
 131                                                                         ( ( unsigned long ) AT91C_PB8_EMDC                      ) | \\r
 132                                                                         ( ( unsigned long ) AT91C_PB5_ERX0                      ) | \\r
 133                                                                         ( ( unsigned long ) AT91C_PB14_ERX3                     ) | \\r
 134                                                                         ( ( unsigned long ) AT91C_PB4_ECRS_ECRSDV       ) | \\r
 135                                                                         ( ( unsigned long ) AT91C_PB1_ETXEN                     ) | \\r
 136                                                                         ( ( unsigned long ) AT91C_PB10_ETX2                     ) | \\r
 137                                                                         ( ( unsigned long ) AT91C_PB0_ETXCK_EREFCK      ) | \\r
 138                                                                         ( ( unsigned long ) AT91C_PB9_EMDIO                     ) | \\r
 139                                                                         ( ( unsigned long ) AT91C_PB7_ERXER                     ) | \\r
 140                                                                         ( ( unsigned long ) AT91C_PB17_ERXCK            );\r
 141 \r
 142 /*-----------------------------------------------------------*/\r
 143 \r
 144 /*\r
 145  * Prototype for the EMAC interrupt function - called by the asm wrapper.\r
 146  */\r
 147 extern void vEMACISR_Wrapper( void ) __attribute__((naked));\r
 148 \r
 149 /*\r
 150  * Initialise both the Tx and Rx descriptors used by the EMAC.\r
 151  */\r
 152 static void prvSetupDescriptors(void);\r
 153 \r
 154 /*\r
 155  * Write our MAC address into the EMAC.  The MAC address is set as one of the\r
 156  * uip options.\r
 157  */\r
 158 static void prvSetupMACAddress( void );\r
 159 \r
 160 /*\r
 161  * Configure the EMAC and AIC for EMAC interrupts.\r
 162  */\r
 163 static void prvSetupEMACInterrupt( void );\r
 164 \r
 165 /*\r
 166  * Some initialisation functions taken from the Atmel EMAC sample code.\r
 167  */\r
 168 static void vReadPHY( unsigned char ucPHYAddress, unsigned char ucAddress, unsigned long *pulValue );\r
 169 #if USE_RMII_INTERFACE != 1\r
 170         static void vWritePHY( unsigned char ucPHYAddress, unsigned char ucAddress, unsigned long ulValue);\r
 171 #endif\r
 172 static portBASE_TYPE xGetLinkSpeed( void );\r
 173 static portBASE_TYPE prvProbePHY( void );\r
 174 \r
 175 /*-----------------------------------------------------------*/\r
 176 \r
 177 /* Buffer written to by the EMAC DMA.  Must be aligned as described by the\r
 178 comment above the emacADDRESS_MASK definition. */\r
 179 #pragma data_alignment=8\r
 180 static volatile char pcRxBuffer[ NB_RX_BUFFERS * ETH_RX_BUFFER_SIZE ];\r
 181 \r
 182 /* Buffer read by the EMAC DMA.  Must be aligned as described by he comment\r
 183 above the emacADDRESS_MASK definition. */\r
 184 #pragma data_alignment=8\r
 185 static char pcTxBuffer[ NB_TX_BUFFERS * ETH_TX_BUFFER_SIZE ];\r
 186 \r
 187 /* Descriptors used to communicate between the program and the EMAC peripheral.\r
 188 These descriptors hold the locations and state of the Rx and Tx buffers. */\r
 189 static volatile AT91S_TxTdDescriptor xTxDescriptors[ NB_TX_BUFFERS ];\r
 190 static volatile AT91S_RxTdDescriptor xRxDescriptors[ NB_RX_BUFFERS ];\r
 191 \r
 192 /* The IP and Ethernet addresses are read from the uIP setup. */\r
 193 const char cMACAddress[ 6 ] = { uipMAC_ADDR0, uipMAC_ADDR1, uipMAC_ADDR2, uipMAC_ADDR3, uipMAC_ADDR4, uipMAC_ADDR5 };\r
 194 const unsigned char ucIPAddress[ 4 ]  = { uipIP_ADDR0, uipIP_ADDR1, uipIP_ADDR2, uipIP_ADDR3 };\r
 195 \r
 196 /* The semaphore used by the EMAC ISR to wake the EMAC task. */\r
 197 static xSemaphoreHandle xSemaphore = NULL;\r
 198 \r
 199 /*-----------------------------------------------------------*/\r
 200 \r
 201 xSemaphoreHandle xEMACInit( void )\r
 202 {\r
 203         /* Code supplied by Atmel -------------------------------*/\r
 204 \r
 205         /* Disable pull up on RXDV => PHY normal mode (not in test mode),\r
 206         PHY has internal pull down. */\r
 207         AT91C_BASE_PIOB->PIO_PPUDR = 1 << 15;\r
 208 \r
 209         #if USE_RMII_INTERFACE != 1\r
 210                 /* PHY has internal pull down : set MII mode. */\r
 211                 AT91C_BASE_PIOB->PIO_PPUDR = 1 << 16;\r
 212         #endif\r
 213 \r
 214         /* Clear PB18 <=> PHY powerdown. */\r
 215         AT91C_BASE_PIOB->PIO_PER = 1 << 18;\r
 216         AT91C_BASE_PIOB->PIO_OER = 1 << 18;\r
 217         AT91C_BASE_PIOB->PIO_CODR = 1 << 18;\r
 218 \r
 219         /* After PHY power up, hardware reset. */\r
 220         AT91C_BASE_RSTC->RSTC_RMR = emacRESET_KEY | emacRESET_LENGTH;\r
 221         AT91C_BASE_RSTC->RSTC_RCR = emacRESET_KEY | AT91C_RSTC_EXTRST;\r
 222 \r
 223         /* Wait for hardware reset end. */\r
 224         while( !( AT91C_BASE_RSTC->RSTC_RSR & AT91C_RSTC_NRSTL ) )\r
 225         {\r
 226                 __asm volatile ( "NOP" );\r
 227         }\r
 228     __asm volatile ( "NOP" );\r
 229 \r
 230         /* Setup the pins. */\r
 231         AT91C_BASE_PIOB->PIO_ASR = emacPERIPHERAL_A_SETUP;\r
 232         AT91C_BASE_PIOB->PIO_PDR = emacPERIPHERAL_A_SETUP;\r
 233 \r
 234         /* Enable com between EMAC PHY.\r
 235 \r
 236         Enable management port. */\r
 237         AT91C_BASE_EMAC->EMAC_NCR |= AT91C_EMAC_MPE;    \r
 238 \r
 239         /* MDC = MCK/32. */\r
 240         AT91C_BASE_EMAC->EMAC_NCFGR |= ( 2 ) << 10;     \r
 241 \r
 242         /* Wait for PHY auto init end (rather crude delay!). */\r
 243         vTaskDelay( emacPHY_INIT_DELAY );\r
 244 \r
 245         /* PHY configuration. */\r
 246         #if USE_RMII_INTERFACE != 1\r
 247         {\r
 248                 unsigned long ulControl;\r
 249 \r
 250                 /* PHY has internal pull down : disable MII isolate. */\r
 251                 vReadPHY( AT91C_PHY_ADDR, MII_BMCR, &ulControl );\r
 252                 vReadPHY( AT91C_PHY_ADDR, MII_BMCR, &ulControl );\r
 253                 ulControl &= ~BMCR_ISOLATE;\r
 254                 vWritePHY( AT91C_PHY_ADDR, MII_BMCR, ulControl );\r
 255         }\r
 256         #endif\r
 257 \r
 258         /* Disable management port again. */\r
 259         AT91C_BASE_EMAC->EMAC_NCR &= ~AT91C_EMAC_MPE;\r
 260 \r
 261         #if USE_RMII_INTERFACE != 1\r
 262                 /* Enable EMAC in MII mode, enable clock ERXCK and ETXCK. */\r
 263                 AT91C_BASE_EMAC->EMAC_USRIO = AT91C_EMAC_CLKEN ;\r
 264         #else\r
 265                 /* Enable EMAC in RMII mode, enable RMII clock (50MHz from oscillator\r
 266                 on ERFCK). */\r
 267                 AT91C_BASE_EMAC->EMAC_USRIO = AT91C_EMAC_RMII | AT91C_EMAC_CLKEN ;\r
 268         #endif\r
 269 \r
 270         /* End of code supplied by Atmel ------------------------*/\r
 271 \r
 272         /* Setup the buffers and descriptors. */\r
 273         prvSetupDescriptors();\r
 274         \r
 275         /* Load our MAC address into the EMAC. */\r
 276         prvSetupMACAddress();\r
 277 \r
 278         /* Are we connected? */\r
 279         if( prvProbePHY() )\r
 280         {\r
 281                 /* Enable the interrupt! */\r
 282                 portENTER_CRITICAL();\r
 283                 {\r
 284                         prvSetupEMACInterrupt();\r
 285                         vPassEMACSemaphore( xSemaphore );\r
 286                 }\r
 287                 portEXIT_CRITICAL();\r
 288         }\r
 289 \r
 290         return xSemaphore;\r
 291 }\r
 292 /*-----------------------------------------------------------*/\r
 293 \r
 294 long lEMACSend( void )\r
 295 {\r
 296 static unsigned portBASE_TYPE uxTxBufferIndex = 0;\r
 297 portBASE_TYPE xWaitCycles = 0;\r
 298 long lReturn = pdPASS;\r
 299 char *pcBuffer;\r
 300 \r
 301         /* Is a buffer available? */\r
 302         while( !( xTxDescriptors[ uxTxBufferIndex ].U_Status.status & AT91C_TRANSMIT_OK ) )\r
 303         {\r
 304                 /* There is no room to write the Tx data to the Tx buffer.  Wait a\r
 305                 short while, then try again. */\r
 306                 xWaitCycles++;\r
 307                 if( xWaitCycles > emacMAX_WAIT_CYCLES )\r
 308                 {\r
 309                         /* Give up. */\r
 310                         lReturn = pdFAIL;\r
 311                         break;\r
 312                 }\r
 313                 else\r
 314                 {\r
 315                         vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 316                 }\r
 317         }\r
 318 \r
 319         /* lReturn will only be pdPASS if a buffer is available. */\r
 320         if( lReturn == pdPASS )\r
 321         {\r
 322                 /* Copy the headers into the Tx buffer.  These will be in the uIP buffer. */\r
 323                 pcBuffer = ( char * ) xTxDescriptors[ uxTxBufferIndex ].addr;\r
 324                 memcpy( ( void * ) pcBuffer, ( void * ) uip_buf, emacTOTAL_FRAME_HEADER_SIZE );\r
 325 \r
 326                 /* If there is room, also copy in the application data if any. */\r
 327                 if( ( uip_len > emacTOTAL_FRAME_HEADER_SIZE ) && ( uip_len <= ( ETH_TX_BUFFER_SIZE - emacTOTAL_FRAME_HEADER_SIZE ) ) )\r
 328                 {\r
 329                         memcpy( ( void * ) &( pcBuffer[ emacTOTAL_FRAME_HEADER_SIZE ] ), ( void * ) uip_appdata, ( uip_len - emacTOTAL_FRAME_HEADER_SIZE ) );\r
 330                 }\r
 331 \r
 332                 /* Send. */     \r
 333                 portENTER_CRITICAL();\r
 334                 {\r
 335                         if( uxTxBufferIndex >= ( NB_TX_BUFFERS - 1 ) )\r
 336                         {\r
 337                                 /* Fill out the necessary in the descriptor to get the data sent. */\r
 338                                 xTxDescriptors[ uxTxBufferIndex ].U_Status.status =     ( uip_len & ( unsigned long ) AT91C_LENGTH_FRAME )\r
 339                                                                                                                                                 | AT91C_LAST_BUFFER\r
 340                                                                                                                                                 | AT91C_TRANSMIT_WRAP;\r
 341                                 uxTxBufferIndex = 0;\r
 342                         }\r
 343                         else\r
 344                         {\r
 345                                 /* Fill out the necessary in the descriptor to get the data sent. */\r
 346                                 xTxDescriptors[ uxTxBufferIndex ].U_Status.status =     ( uip_len & ( unsigned long ) AT91C_LENGTH_FRAME )\r
 347                                                                                                                                                 | AT91C_LAST_BUFFER;\r
 348                                 uxTxBufferIndex++;\r
 349                         }\r
 350         \r
 351                         AT91C_BASE_EMAC->EMAC_NCR |= AT91C_EMAC_TSTART;\r
 352                 }\r
 353                 portEXIT_CRITICAL();\r
 354         }\r
 355 \r
 356         return lReturn;\r
 357 }\r
 358 /*-----------------------------------------------------------*/\r
 359 \r
 360 unsigned long ulEMACPoll( void )\r
 361 {\r
 362 static unsigned portBASE_TYPE ulNextRxBuffer = 0;\r
 363 unsigned long ulSectionLength = 0, ulLengthSoFar = 0, ulEOF = pdFALSE;\r
 364 char *pcSource;\r
 365 \r
 366         /* Skip any fragments. */\r
 367         while( ( xRxDescriptors[ ulNextRxBuffer ].addr & AT91C_OWNERSHIP_BIT ) && !( xRxDescriptors[ ulNextRxBuffer ].U_Status.status & AT91C_SOF ) )\r
 368         {\r
 369                 /* Mark the buffer as free again. */\r
 370                 xRxDescriptors[ ulNextRxBuffer ].addr &= ~( AT91C_OWNERSHIP_BIT );              \r
 371                 ulNextRxBuffer++;\r
 372                 if( ulNextRxBuffer >= NB_RX_BUFFERS )\r
 373                 {\r
 374                         ulNextRxBuffer = 0;\r
 375                 }\r
 376         }\r
 377 \r
 378         /* Is there a packet ready? */\r
 379 \r
 380         while( ( xRxDescriptors[ ulNextRxBuffer ].addr & AT91C_OWNERSHIP_BIT ) && !ulSectionLength )\r
 381         {\r
 382                 pcSource = ( char * )( xRxDescriptors[ ulNextRxBuffer ].addr & emacADDRESS_MASK );\r
 383                 ulSectionLength = xRxDescriptors[ ulNextRxBuffer ].U_Status.status & emacRX_LENGTH_FRAME;\r
 384 \r
 385                 if( ulSectionLength == 0 )\r
 386                 {\r
 387                         /* The frame is longer than the buffer pointed to by this\r
 388                         descriptor so copy the entire buffer to uIP - then move onto\r
 389                         the next descriptor to get the rest of the frame. */\r
 390                         if( ( ulLengthSoFar + ETH_RX_BUFFER_SIZE ) <= UIP_BUFSIZE )\r
 391                         {\r
 392                                 memcpy( &( uip_buf[ ulLengthSoFar ] ), pcSource, ETH_RX_BUFFER_SIZE );\r
 393                                 ulLengthSoFar += ETH_RX_BUFFER_SIZE;\r
 394                         }                       \r
 395                 }\r
 396                 else\r
 397                 {\r
 398                         /* This is the last section of the frame.  Copy the section to\r
 399                         uIP. */\r
 400                         if( ulSectionLength < UIP_BUFSIZE )\r
 401                         {\r
 402                                 /* The section length holds the length of the entire frame.\r
 403                                 ulLengthSoFar holds the length of the frame sections already\r
 404                                 copied to uIP, so the length of the final section is\r
 405                                 ulSectionLength - ulLengthSoFar; */\r
 406                                 if( ulSectionLength > ulLengthSoFar )\r
 407                                 {\r
 408                                         memcpy( &( uip_buf[ ulLengthSoFar ] ), pcSource, ( ulSectionLength - ulLengthSoFar ) );\r
 409                                 }\r
 410                         }                       \r
 411 \r
 412                         /* Is this the last buffer for the frame?  If not why? */\r
 413                         ulEOF = xRxDescriptors[ ulNextRxBuffer ].U_Status.status & AT91C_EOF;\r
 414                 }\r
 415 \r
 416                 /* Mark the buffer as free again. */\r
 417                 xRxDescriptors[ ulNextRxBuffer ].addr &= ~( AT91C_OWNERSHIP_BIT );\r
 418 \r
 419                 /* Increment to the next buffer, wrapping if necessary. */\r
 420                 ulNextRxBuffer++;\r
 421                 if( ulNextRxBuffer >= NB_RX_BUFFERS )\r
 422                 {\r
 423                         ulNextRxBuffer = 0;\r
 424                 }\r
 425         }\r
 426 \r
 427         /* If we obtained data but for some reason did not find the end of the\r
 428         frame then discard the data as it must contain an error. */\r
 429         if( !ulEOF )\r
 430         {\r
 431                 ulSectionLength = 0;\r
 432         }\r
 433 \r
 434         return ulSectionLength;\r
 435 }\r
 436 /*-----------------------------------------------------------*/\r
 437 \r
 438 static void prvSetupDescriptors(void)\r
 439 {\r
 440 unsigned portBASE_TYPE xIndex;\r
 441 unsigned long ulAddress;\r
 442 \r
 443         /* Initialise xRxDescriptors descriptor. */\r
 444         for( xIndex = 0; xIndex < NB_RX_BUFFERS; ++xIndex )\r
 445         {\r
 446                 /* Calculate the address of the nth buffer within the array. */\r
 447                 ulAddress = ( unsigned long )( pcRxBuffer + ( xIndex * ETH_RX_BUFFER_SIZE ) );\r
 448 \r
 449                 /* Write the buffer address into the descriptor.  The DMA will place\r
 450                 the data at this address when this descriptor is being used.  Mask off\r
 451                 the bottom bits of the address as these have special meaning. */\r
 452                 xRxDescriptors[ xIndex ].addr = ulAddress & emacADDRESS_MASK;\r
 453         }       \r
 454 \r
 455         /* The last buffer has the wrap bit set so the EMAC knows to wrap back\r
 456         to the first buffer. */\r
 457         xRxDescriptors[ NB_RX_BUFFERS - 1 ].addr |= emacRX_WRAP_BIT;\r
 458 \r
 459         /* Initialise xTxDescriptors. */\r
 460         for( xIndex = 0; xIndex < NB_TX_BUFFERS; ++xIndex )\r
 461         {\r
 462                 /* Calculate the address of the nth buffer within the array. */\r
 463                 ulAddress = ( unsigned long )( pcTxBuffer + ( xIndex * ETH_TX_BUFFER_SIZE ) );\r
 464 \r
 465                 /* Write the buffer address into the descriptor.  The DMA will read\r
 466                 data from here when the descriptor is being used. */\r
 467                 xTxDescriptors[ xIndex ].addr = ulAddress & emacADDRESS_MASK;\r
 468                 xTxDescriptors[ xIndex ].U_Status.status = AT91C_TRANSMIT_OK;\r
 469         }       \r
 470 \r
 471         /* The last buffer has the wrap bit set so the EMAC knows to wrap back\r
 472         to the first buffer. */\r
 473         xTxDescriptors[ NB_TX_BUFFERS - 1 ].U_Status.status = AT91C_TRANSMIT_WRAP | AT91C_TRANSMIT_OK;\r
 474 \r
 475         /* Tell the EMAC where to find the descriptors. */\r
 476         AT91C_BASE_EMAC->EMAC_RBQP = ( unsigned long ) xRxDescriptors;\r
 477         AT91C_BASE_EMAC->EMAC_TBQP = ( unsigned long ) xTxDescriptors;\r
 478         \r
 479         /* Clear all the bits in the receive status register. */\r
 480         AT91C_BASE_EMAC->EMAC_RSR = ( AT91C_EMAC_OVR | AT91C_EMAC_REC | AT91C_EMAC_BNA );\r
 481 \r
 482         /* Enable the copy of data into the buffers, ignore broadcasts,\r
 483         and don't copy FCS. */\r
 484         AT91C_BASE_EMAC->EMAC_NCFGR |= ( AT91C_EMAC_CAF | AT91C_EMAC_NBC | AT91C_EMAC_DRFCS);\r
 485 \r
 486         /* Enable Rx and Tx, plus the stats register. */\r
 487         AT91C_BASE_EMAC->EMAC_NCR |= ( AT91C_EMAC_TE | AT91C_EMAC_RE | AT91C_EMAC_WESTAT );\r
 488 }       \r
 489 /*-----------------------------------------------------------*/\r
 490 \r
 491 static void prvSetupMACAddress( void )\r
 492 {\r
 493         /* Must be written SA1L then SA1H. */\r
 494         AT91C_BASE_EMAC->EMAC_SA1L =    ( ( unsigned long ) cMACAddress[ 3 ] << 24 ) |\r
 495                                                                         ( ( unsigned long ) cMACAddress[ 2 ] << 16 ) |\r
 496                                                                         ( ( unsigned long ) cMACAddress[ 1 ] << 8  ) |\r
 497                                                                         cMACAddress[ 0 ];\r
 498 \r
 499         AT91C_BASE_EMAC->EMAC_SA1H =    ( ( unsigned long ) cMACAddress[ 5 ] << 8 ) |\r
 500                                                                         cMACAddress[ 4 ];\r
 501 }\r
 502 /*-----------------------------------------------------------*/\r
 503 \r
 504 static void prvSetupEMACInterrupt( void )\r
 505 {\r
 506         /* Create the semaphore used to trigger the EMAC task. */\r
 507         vSemaphoreCreateBinary( xSemaphore );\r
 508         if( xSemaphore )\r
 509         {\r
 510                 /* We start by 'taking' the semaphore so the ISR can 'give' it when the\r
 511                 first interrupt occurs. */\r
 512                 xSemaphoreTake( xSemaphore, emacNO_DELAY );\r
 513                 portENTER_CRITICAL();\r
 514                 {\r
 515                         /* We want to interrupt on Rx events. */\r
 516                         AT91C_BASE_EMAC->EMAC_IER = AT91C_EMAC_RCOMP;\r
 517 \r
 518                         /* Enable the interrupts in the AIC. */\r
 519                         AT91F_AIC_ConfigureIt( AT91C_ID_EMAC, emacINTERRUPT_LEVEL, AT91C_AIC_SRCTYPE_INT_HIGH_LEVEL, ( void (*)( void ) ) vEMACISR_Wrapper );\r
 520                         AT91C_BASE_AIC->AIC_IECR = 0x1 << AT91C_ID_EMAC;\r
 521                 }\r
 522                 portEXIT_CRITICAL();\r
 523         }\r
 524 }\r
 525 /*-----------------------------------------------------------*/\r
 526 \r
 527 \r
 528 \r
 529 \r
 530 /*\r
 531  * The following functions are initialisation functions taken from the Atmel\r
 532  * EMAC sample code.\r
 533  */\r
 534 \r
 535 static portBASE_TYPE prvProbePHY( void )\r
 536 {\r
 537 unsigned long ulPHYId1, ulPHYId2, ulStatus;\r
 538 portBASE_TYPE xReturn = pdPASS;\r
 539         \r
 540         /* Code supplied by Atmel (reformatted) -----------------*/\r
 541 \r
 542         /* Enable management port */\r
 543         AT91C_BASE_EMAC->EMAC_NCR |= AT91C_EMAC_MPE;    \r
 544         AT91C_BASE_EMAC->EMAC_NCFGR |= ( 2 ) << 10;\r
 545 \r
 546         /* Read the PHY ID. */\r
 547         vReadPHY( AT91C_PHY_ADDR, MII_PHYSID1, &ulPHYId1 );\r
 548         vReadPHY( AT91C_PHY_ADDR, MII_PHYSID2, &ulPHYId2 );\r
 549 \r
 550         /* AMD AM79C875:\r
 551                         PHY_ID1 = 0x0022\r
 552                         PHY_ID2 = 0x5541\r
 553                         Bits 3:0 Revision Number Four bit manufacturer\92s revision number.\r
 554                                 0001 stands for Rev. A, etc.\r
 555         */\r
 556         if( ( ( ulPHYId1 << 16 ) | ( ulPHYId2 & 0xfff0 ) ) != MII_DM9161_ID )\r
 557         {\r
 558                 /* Did not expect this ID. */\r
 559                 xReturn = pdFAIL;\r
 560         }\r
 561         else\r
 562         {\r
 563                 ulStatus = xGetLinkSpeed();\r
 564 \r
 565                 if( ulStatus != pdPASS )\r
 566                 {\r
 567                         xReturn = pdFAIL;\r
 568                 }\r
 569         }\r
 570 \r
 571         /* Disable management port */\r
 572         AT91C_BASE_EMAC->EMAC_NCR &= ~AT91C_EMAC_MPE;   \r
 573 \r
 574         /* End of code supplied by Atmel ------------------------*/\r
 575 \r
 576         return xReturn;\r
 577 }\r
 578 /*-----------------------------------------------------------*/\r
 579 \r
 580 static void vReadPHY( unsigned char ucPHYAddress, unsigned char ucAddress, unsigned long *pulValue )\r
 581 {\r
 582         /* Code supplied by Atmel (reformatted) ----------------------*/\r
 583 \r
 584         AT91C_BASE_EMAC->EMAC_MAN =     (AT91C_EMAC_SOF & (0x01<<30))\r
 585                                                                         | (2 << 16) | (2 << 28)\r
 586                                                                         | ((ucPHYAddress & 0x1f) << 23)\r
 587                                                                         | (ucAddress << 18);\r
 588 \r
 589         /* Wait until IDLE bit in Network Status register is cleared. */\r
 590         while( !( AT91C_BASE_EMAC->EMAC_NSR & AT91C_EMAC_IDLE ) )\r
 591         {\r
 592                 __asm( "NOP" );\r
 593         }\r
 594 \r
 595         *pulValue = ( AT91C_BASE_EMAC->EMAC_MAN & 0x0000ffff ); \r
 596 \r
 597         /* End of code supplied by Atmel ------------------------*/\r
 598 }\r
 599 /*-----------------------------------------------------------*/\r
 600 \r
 601 #if USE_RMII_INTERFACE != 1\r
 602 static void vWritePHY( unsigned char ucPHYAddress, unsigned char ucAddress, unsigned long ulValue )\r
 603 {\r
 604         /* Code supplied by Atmel (reformatted) ----------------------*/\r
 605 \r
 606         AT91C_BASE_EMAC->EMAC_MAN = (( AT91C_EMAC_SOF & (0x01<<30))\r
 607                                                                 | (2 << 16) | (1 << 28)\r
 608                                                                 | ((ucPHYAddress & 0x1f) << 23)\r
 609                                                                 | (ucAddress << 18))\r
 610                                                                 | (ulValue & 0xffff);\r
 611 \r
 612         /* Wait until IDLE bit in Network Status register is cleared */\r
 613         while( !( AT91C_BASE_EMAC->EMAC_NSR & AT91C_EMAC_IDLE ) )\r
 614         {\r
 615                 __asm( "NOP" );\r
 616         };\r
 617 \r
 618         /* End of code supplied by Atmel ------------------------*/\r
 619 }\r
 620 #endif\r
 621 /*-----------------------------------------------------------*/\r
 622 \r
 623 static portBASE_TYPE xGetLinkSpeed( void )\r
 624 {\r
 625         unsigned long ulBMSR, ulBMCR, ulLPA, ulMACCfg, ulSpeed, ulDuplex;\r
 626 \r
 627         /* Code supplied by Atmel (reformatted) -----------------*/\r
 628 \r
 629         /* Link status is latched, so read twice to get current value */\r
 630         vReadPHY(AT91C_PHY_ADDR, MII_BMSR, &ulBMSR);\r
 631         vReadPHY(AT91C_PHY_ADDR, MII_BMSR, &ulBMSR);\r
 632 \r
 633         if( !( ulBMSR & BMSR_LSTATUS ) )\r
 634         {       \r
 635                 /* No Link. */\r
 636                 return pdFAIL;\r
 637         }\r
 638 \r
 639         vReadPHY(AT91C_PHY_ADDR, MII_BMCR, &ulBMCR);\r
 640         if (ulBMCR & BMCR_ANENABLE)\r
 641         {                               \r
 642                 /* AutoNegotiation is enabled. */\r
 643                 if (!(ulBMSR & BMSR_ANEGCOMPLETE))\r
 644                 {\r
 645                         /* Auto-negotiation in progress. */\r
 646                         return pdFAIL;                          \r
 647                 }               \r
 648 \r
 649                 vReadPHY(AT91C_PHY_ADDR, MII_LPA, &ulLPA);\r
 650                 if( ( ulLPA & LPA_100FULL ) || ( ulLPA & LPA_100HALF ) )\r
 651                 {\r
 652                         ulSpeed = SPEED_100;\r
 653                 }\r
 654                 else\r
 655                 {\r
 656                         ulSpeed = SPEED_10;\r
 657                 }\r
 658 \r
 659                 if( ( ulLPA & LPA_100FULL ) || ( ulLPA & LPA_10FULL ) )\r
 660                 {\r
 661                         ulDuplex = DUPLEX_FULL;\r
 662                 }\r
 663                 else\r
 664                 {\r
 665                         ulDuplex = DUPLEX_HALF;\r
 666                 }\r
 667         }\r
 668         else\r
 669         {\r
 670                 ulSpeed = ( ulBMCR & BMCR_SPEED100 ) ? SPEED_100 : SPEED_10;\r
 671                 ulDuplex = ( ulBMCR & BMCR_FULLDPLX ) ? DUPLEX_FULL : DUPLEX_HALF;\r
 672         }\r
 673 \r
 674         /* Update the MAC */\r
 675         ulMACCfg = AT91C_BASE_EMAC->EMAC_NCFGR & ~( AT91C_EMAC_SPD | AT91C_EMAC_FD );\r
 676         if( ulSpeed == SPEED_100 )\r
 677         {\r
 678                 if( ulDuplex == DUPLEX_FULL )\r
 679                 {\r
 680                         /* 100 Full Duplex */\r
 681                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg | AT91C_EMAC_SPD | AT91C_EMAC_FD;\r
 682                 }\r
 683                 else\r
 684                 {                                       \r
 685                         /* 100 Half Duplex */\r
 686                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg | AT91C_EMAC_SPD;\r
 687                 }\r
 688         }\r
 689         else\r
 690         {\r
 691                 if (ulDuplex == DUPLEX_FULL)\r
 692                 {\r
 693                         /* 10 Full Duplex */\r
 694                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg | AT91C_EMAC_FD;\r
 695                 }\r
 696                 else\r
 697                 {\r
 698                         /* 10 Half Duplex */\r
 699                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg;\r
 700                 }\r
 701         }\r
 702 \r
 703         /* End of code supplied by Atmel ------------------------*/\r
 704 \r
 705         return pdPASS;\r
 706 }\r