git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/ARM7_LPC2368_Eclipse/RTOSDemo/webserver/emac.c

   1 /******************************************************************\r
   2  *****                                                        *****\r
   3  *****  Name: cs8900.c                                        *****\r
   4  *****  Ver.: 1.0                                             *****\r
   5  *****  Date: 07/05/2001                                      *****\r
   6  *****  Auth: Andreas Dannenberg                              *****\r
   7  *****        HTWK Leipzig                                    *****\r
   8  *****        university of applied sciences                  *****\r
   9  *****        Germany                                         *****\r
  10  *****  Func: ethernet packet-driver for use with LAN-        *****\r
  11  *****        controller CS8900 from Crystal/Cirrus Logic     *****\r
  12  *****                                                        *****\r
  13  *****  Keil: Module modified for use with Philips            *****\r
  14  *****        LPC2378 EMAC Ethernet controller                *****\r
  15  *****                                                        *****\r
  16  ******************************************************************/\r
  17 \r
  18 /* Adapted from file originally written by Andreas Dannenberg.  Supplied with permission. */\r
  19 \r
  20 #include "FreeRTOS.h"\r
  21 #include "semphr.h" \r
  22 #include "task.h"\r
  23 #include "emac.h"\r
  24 \r
  25 /* The semaphore used to wake the uIP task when data arives. */\r
  26 xSemaphoreHandle xEMACSemaphore = NULL;\r
  27 \r
  28 static unsigned short *rptr;\r
  29 static unsigned short *tptr;\r
  30 \r
  31 // easyWEB internal function\r
  32 // help function to swap the byte order of a WORD\r
  33 \r
  34 static unsigned short SwapBytes(unsigned short Data)\r
  35 {\r
  36   return (Data >> 8) | (Data << 8);\r
  37 }\r
  38 \r
  39 // Keil: function added to write PHY\r
  40 void write_PHY (int PhyReg, int Value)\r
  41 {\r
  42   unsigned int tout;\r
  43 \r
  44   MAC_MADR = DP83848C_DEF_ADR | PhyReg;\r
  45   MAC_MWTD = Value;\r
  46 \r
  47   /* Wait utill operation completed */\r
  48   tout = 0;\r
  49   for (tout = 0; tout < MII_WR_TOUT; tout++) {\r
  50     if ((MAC_MIND & MIND_BUSY) == 0) {\r
  51       break;\r
  52     }\r
  53   }\r
  54 }\r
  55 \r
  56 \r
  57 // Keil: function added to read PHY\r
  58 unsigned short read_PHY (unsigned char PhyReg) \r
  59 {\r
  60   unsigned int tout;\r
  61 \r
  62   MAC_MADR = DP83848C_DEF_ADR | PhyReg;\r
  63   MAC_MCMD = MCMD_READ;\r
  64 \r
  65   /* Wait until operation completed */\r
  66   tout = 0;\r
  67   for (tout = 0; tout < MII_RD_TOUT; tout++) {\r
  68     if ((MAC_MIND & MIND_BUSY) == 0) {\r
  69       break;\r
  70     }\r
  71   }\r
  72   MAC_MCMD = 0;\r
  73   return (MAC_MRDD);\r
  74 }\r
  75 \r
  76 \r
  77 // Keil: function added to initialize Rx Descriptors\r
  78 void rx_descr_init (void)\r
  79 {\r
  80   unsigned int i;\r
  81 \r
  82   for (i = 0; i < NUM_RX_FRAG; i++) {\r
  83     RX_DESC_PACKET(i)  = RX_BUF(i);\r
  84     RX_DESC_CTRL(i)    = RCTRL_INT | (ETH_FRAG_SIZE-1);\r
  85     RX_STAT_INFO(i)    = 0;\r
  86     RX_STAT_HASHCRC(i) = 0;\r
  87   }\r
  88 \r
  89   /* Set EMAC Receive Descriptor Registers. */\r
  90   MAC_RXDESCRIPTOR    = RX_DESC_BASE;\r
  91   MAC_RXSTATUS        = RX_STAT_BASE;\r
  92   MAC_RXDESCRIPTORNUM = NUM_RX_FRAG-1;\r
  93 \r
  94   /* Rx Descriptors Point to 0 */\r
  95   MAC_RXCONSUMEINDEX  = 0;\r
  96 }\r
  97 \r
  98 \r
  99 // Keil: function added to initialize Tx Descriptors\r
 100 void tx_descr_init (void) {\r
 101   unsigned int i;\r
 102 \r
 103   for (i = 0; i < NUM_TX_FRAG; i++) {\r
 104     TX_DESC_PACKET(i) = TX_BUF(i);\r
 105     TX_DESC_CTRL(i)   = 0;\r
 106     TX_STAT_INFO(i)   = 0;\r
 107   }\r
 108 \r
 109   /* Set EMAC Transmit Descriptor Registers. */\r
 110   MAC_TXDESCRIPTOR    = TX_DESC_BASE;\r
 111   MAC_TXSTATUS        = TX_STAT_BASE;\r
 112   MAC_TXDESCRIPTORNUM = NUM_TX_FRAG-1;\r
 113 \r
 114   /* Tx Descriptors Point to 0 */\r
 115   MAC_TXPRODUCEINDEX  = 0;\r
 116 }\r
 117 \r
 118 \r
 119 // configure port-pins for use with LAN-controller,\r
 120 // reset it and send the configuration-sequence\r
 121 \r
 122 portBASE_TYPE Init_EMAC(void)\r
 123 {\r
 124 portBASE_TYPE xReturn = pdPASS;\r
 125 \r
 126 // Keil: function modified to access the EMAC\r
 127 // Initializes the EMAC ethernet controller\r
 128   volatile unsigned int regv,tout,id1,id2;\r
 129 \r
 130   /* Enable P1 Ethernet Pins. */\r
 131   PINSEL2 = configPINSEL2_VALUE;\r
 132   PINSEL3 = (PINSEL3 & ~0x0000000F) | 0x00000005;\r
 133 \r
 134   /* Power Up the EMAC controller. */\r
 135   PCONP |= 0x40000000;\r
 136   vTaskDelay( 1 );\r
 137 \r
 138   /* Reset all EMAC internal modules. */\r
 139   MAC_MAC1 = MAC1_RES_TX | MAC1_RES_MCS_TX | MAC1_RES_RX | MAC1_RES_MCS_RX | MAC1_SIM_RES | MAC1_SOFT_RES;\r
 140   MAC_COMMAND = CR_REG_RES | CR_TX_RES | CR_RX_RES;\r
 141 \r
 142   /* A short delay after reset. */\r
 143   vTaskDelay( 1 );\r
 144 \r
 145   /* Initialize MAC control registers. */\r
 146   MAC_MAC1 = MAC1_PASS_ALL;\r
 147   MAC_MAC2 = MAC2_CRC_EN | MAC2_PAD_EN;\r
 148   MAC_MAXF = ETH_MAX_FLEN;\r
 149   MAC_CLRT = CLRT_DEF;\r
 150   MAC_IPGR = IPGR_DEF;\r
 151 \r
 152   /* Enable Reduced MII interface. */\r
 153   MAC_COMMAND = CR_RMII | CR_PASS_RUNT_FRM;\r
 154 \r
 155   /* Reset Reduced MII Logic. */\r
 156   MAC_SUPP = SUPP_RES_RMII;\r
 157   MAC_SUPP = 0;\r
 158 \r
 159   /* Put the DP83848C in reset mode */\r
 160   write_PHY (PHY_REG_BMCR, 0x8000);\r
 161   write_PHY (PHY_REG_BMCR, 0x8000);\r
 162 \r
 163   /* Wait for hardware reset to end. */\r
 164   for (tout = 0; tout < 100; tout++) {\r
 165     vTaskDelay( 10 );\r
 166     regv = read_PHY (PHY_REG_BMCR);\r
 167     if (!(regv & 0x8000)) {\r
 168       /* Reset complete */\r
 169       break;\r
 170     }\r
 171   }\r
 172 \r
 173   /* Check if this is a DP83848C PHY. */\r
 174   id1 = read_PHY (PHY_REG_IDR1);\r
 175   id2 = read_PHY (PHY_REG_IDR2);\r
 176   if (((id1 << 16) | (id2 & 0xFFF0)) == DP83848C_ID) {\r
 177     /* Configure the PHY device */\r
 178 \r
 179     /* Use autonegotiation about the link speed. */\r
 180     write_PHY (PHY_REG_BMCR, PHY_AUTO_NEG);\r
 181     /* Wait to complete Auto_Negotiation. */\r
 182     for (tout = 0; tout < 10; tout++) {\r
 183       vTaskDelay( 100 );\r
 184       regv = read_PHY (PHY_REG_BMSR);\r
 185       if (regv & 0x0020) {\r
 186         /* Autonegotiation Complete. */\r
 187         break;\r
 188       }\r
 189     }\r
 190   }\r
 191   else\r
 192   {\r
 193     xReturn = pdFAIL;\r
 194   }\r
 195 \r
 196   /* Check the link status. */\r
 197   if( xReturn == pdPASS )\r
 198   {\r
 199     xReturn = pdFAIL;\r
 200     for (tout = 0; tout < 10; tout++) {\r
 201       vTaskDelay( 100 );\r
 202       regv = read_PHY (PHY_REG_STS);\r
 203       if (regv & 0x0001) {\r
 204         /* Link is on. */\r
 205         xReturn = pdPASS;\r
 206         break;\r
 207       }\r
 208     }\r
 209   }\r
 210 \r
 211   if( xReturn == pdPASS )\r
 212   {\r
 213     /* Configure Full/Half Duplex mode. */\r
 214     if (regv & 0x0004) {\r
 215       /* Full duplex is enabled. */\r
 216       MAC_MAC2    |= MAC2_FULL_DUP;\r
 217       MAC_COMMAND |= CR_FULL_DUP;\r
 218       MAC_IPGT     = IPGT_FULL_DUP;\r
 219     }\r
 220     else {\r
 221       /* Half duplex mode. */\r
 222       MAC_IPGT = IPGT_HALF_DUP;\r
 223     }\r
 224 \r
 225     /* Configure 100MBit/10MBit mode. */\r
 226     if (regv & 0x0002) {\r
 227       /* 10MBit mode. */\r
 228       MAC_SUPP = 0;\r
 229     }\r
 230     else {\r
 231       /* 100MBit mode. */\r
 232       MAC_SUPP = SUPP_SPEED;\r
 233     }\r
 234 \r
 235     /* Set the Ethernet MAC Address registers */\r
 236     MAC_SA0 = (emacETHADDR0 << 8) | emacETHADDR1;\r
 237     MAC_SA1 = (emacETHADDR2 << 8) | emacETHADDR3;\r
 238     MAC_SA2 = (emacETHADDR4 << 8) | emacETHADDR5;\r
 239 \r
 240     /* Initialize Tx and Rx DMA Descriptors */\r
 241     rx_descr_init ();\r
 242     tx_descr_init ();\r
 243 \r
 244     /* Receive Broadcast and Perfect Match Packets */\r
 245     MAC_RXFILTERCTRL = RFC_UCAST_EN | RFC_BCAST_EN | RFC_PERFECT_EN;\r
 246 \r
 247     /* Create the semaphore used ot wake the uIP task. */\r
 248     vSemaphoreCreateBinary( xEMACSemaphore );\r
 249 \r
 250     /* Reset all interrupts */\r
 251     MAC_INTCLEAR  = 0xFFFF;\r
 252 \r
 253     /* Enable receive and transmit mode of MAC Ethernet core */\r
 254     MAC_COMMAND  |= (CR_RX_EN | CR_TX_EN);\r
 255     MAC_MAC1     |= MAC1_REC_EN;\r
 256   }\r
 257 \r
 258   return xReturn;\r
 259 }\r
 260 \r
 261 \r
 262 // reads a word in little-endian byte order from RX_BUFFER\r
 263 \r
 264 unsigned short ReadFrame_EMAC(void)\r
 265 {\r
 266   return (*rptr++);\r
 267 }\r
 268 \r
 269 // reads a word in big-endian byte order from RX_FRAME_PORT\r
 270 // (useful to avoid permanent byte-swapping while reading\r
 271 // TCP/IP-data)\r
 272 \r
 273 unsigned short ReadFrameBE_EMAC(void)\r
 274 {\r
 275   unsigned short ReturnValue;\r
 276 \r
 277   ReturnValue = SwapBytes (*rptr++);\r
 278   return (ReturnValue);\r
 279 }\r
 280 \r
 281 \r
 282 // copies bytes from frame port to MCU-memory\r
 283 // NOTES: * an odd number of byte may only be transfered\r
 284 //          if the frame is read to the end!\r
 285 //        * MCU-memory MUST start at word-boundary\r
 286 \r
 287 void CopyFromFrame_EMAC(void *Dest, unsigned short Size)\r
 288 {\r
 289   unsigned short * piDest;                       // Keil: Pointer added to correct expression\r
 290 \r
 291   piDest = Dest;                                 // Keil: Line added\r
 292   while (Size > 1) {\r
 293     *piDest++ = ReadFrame_EMAC();\r
 294     Size -= 2;\r
 295   }\r
 296   \r
 297   if (Size) {                                         // check for leftover byte...\r
 298     *(unsigned char *)piDest = (char)ReadFrame_EMAC();// the LAN-Controller will return 0\r
 299   }                                                   // for the highbyte\r
 300 }\r
 301 \r
 302 // does a dummy read on frame-I/O-port\r
 303 // NOTE: only an even number of bytes is read!\r
 304 \r
 305 void DummyReadFrame_EMAC(unsigned short Size)    // discards an EVEN number of bytes\r
 306 {                                                // from RX-fifo\r
 307   while (Size > 1) {\r
 308     ReadFrame_EMAC();\r
 309     Size -= 2;\r
 310   }\r
 311 }\r
 312 \r
 313 // Reads the length of the received ethernet frame and checks if the \r
 314 // destination address is a broadcast message or not\r
 315 // returns the frame length\r
 316 unsigned short StartReadFrame(void) {\r
 317   unsigned short RxLen;\r
 318   unsigned int idx;\r
 319 \r
 320   idx = MAC_RXCONSUMEINDEX;\r
 321   RxLen = (RX_STAT_INFO(idx) & RINFO_SIZE) - 3;\r
 322   rptr = (unsigned short *)RX_DESC_PACKET(idx);\r
 323   return(RxLen);\r
 324 }\r
 325 \r
 326 void EndReadFrame(void) {\r
 327   unsigned int idx;\r
 328 \r
 329   /* DMA free packet. */\r
 330   idx = MAC_RXCONSUMEINDEX;\r
 331 \r
 332   if (++idx == NUM_RX_FRAG)\r
 333     idx = 0;\r
 334 \r
 335   MAC_RXCONSUMEINDEX = idx;\r
 336 }\r
 337 \r
 338 unsigned int CheckFrameReceived(void) {             // Packet received ?\r
 339 \r
 340   if (MAC_RXPRODUCEINDEX != MAC_RXCONSUMEINDEX)     // more packets received ?\r
 341     return(1);\r
 342   else \r
 343     return(0);\r
 344 }\r
 345 \r
 346 unsigned int uiGetEMACRxData( unsigned char *ucBuffer )\r
 347 {\r
 348 unsigned int uiLen = 0;\r
 349 \r
 350     if( MAC_RXPRODUCEINDEX != MAC_RXCONSUMEINDEX )\r
 351     {\r
 352         uiLen = StartReadFrame();\r
 353         CopyFromFrame_EMAC( ucBuffer, uiLen );\r
 354         EndReadFrame();\r
 355     }\r
 356 \r
 357     return uiLen;\r
 358 }\r
 359 \r
 360 // requests space in EMAC memory for storing an outgoing frame\r
 361 \r
 362 void RequestSend(void)\r
 363 {\r
 364   unsigned int idx;\r
 365 \r
 366   idx  = MAC_TXPRODUCEINDEX;\r
 367   tptr = (unsigned short *)TX_DESC_PACKET(idx);\r
 368 }\r
 369 \r
 370 // check if ethernet controller is ready to accept the\r
 371 // frame we want to send\r
 372 \r
 373 unsigned int Rdy4Tx(void)\r
 374 {\r
 375   return (1);   // the ethernet controller transmits much faster\r
 376 }               // than the CPU can load its buffers\r
 377 \r
 378 \r
 379 // writes a word in little-endian byte order to TX_BUFFER\r
 380 void WriteFrame_EMAC(unsigned short Data)\r
 381 {\r
 382   *tptr++ = Data;\r
 383 }\r
 384 \r
 385 // copies bytes from MCU-memory to frame port\r
 386 // NOTES: * an odd number of byte may only be transfered\r
 387 //          if the frame is written to the end!\r
 388 //        * MCU-memory MUST start at word-boundary\r
 389 \r
 390 void CopyToFrame_EMAC(void *Source, unsigned int Size)\r
 391 {\r
 392   unsigned short * piSource;\r
 393 \r
 394   piSource = Source;\r
 395   Size = (Size + 1) & 0xFFFE;    // round Size up to next even number\r
 396   while (Size > 0) {\r
 397     WriteFrame_EMAC(*piSource++);\r
 398     Size -= 2;\r
 399   }\r
 400 }\r
 401 \r
 402 void DoSend_EMAC(unsigned short FrameSize)\r
 403 {\r
 404   unsigned int idx;\r
 405 \r
 406   idx = MAC_TXPRODUCEINDEX;\r
 407   TX_DESC_CTRL(idx) = FrameSize | TCTRL_LAST;\r
 408   if (++idx == NUM_TX_FRAG) idx = 0;\r
 409   MAC_TXPRODUCEINDEX = idx;\r
 410 }\r
 411 \r