git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A53_64-bit_UltraScale_MPSoC/RTOSDemo_A53_bsp/psu_cortexa53_0/libsrc/canps_v3_0/src/xcanps_hw.c

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xcanps_hw.c
  36 *
  37 * This file contains the implementation of the canps interface reset sequence
  38 *
  39 * <pre>
  40 * MODIFICATION HISTORY:
  41 *
  42 * Ver   Who  Date     Changes
  43 * ----- ---- -------- -------------------------------------------------------
  44 * 1.02a adk  08/08/13 First release
  45 * 3.00  kvn  02/13/15 Modified code for MISRA-C:2012 compliance.
  46 * </pre>
  47 *
  48 ******************************************************************************/
  49
  50 /***************************** Include Files *********************************/
  51
  52 #include "xcanps_hw.h"
  53 #include "xparameters.h"
  54
  55 /************************** Constant Definitions *****************************/
  56
  57
  58 /**************************** Type Definitions *******************************/
  59
  60
  61 /***************** Macros (Inline Functions) Definitions *********************/
  62
  63
  64 /************************** Function Prototypes ******************************/
  65
  66 /*****************************************************************************/
  67 /**
  68 *
  69 * This function resets the CAN device. Calling this function resets the device
  70 * immediately, and any pending transmission or reception is terminated at once.
  71 * Both Object Layer and Transfer Layer are reset. This function does not reset
  72 * the Physical Layer. All registers are reset to the default values, and no
  73 * previous status will be restored. TX FIFO, RX FIFO and TX High Priority
  74 * Buffer are also reset.
  75 *
  76 * The CAN device will be in Configuration Mode immediately after this function
  77 * returns.
  78 *
  79 * @param        BaseAddr is the baseaddress of the interface.
  80 *
  81 * @return       None.
  82 *
  83 * @note         None.
  84 *
  85 ******************************************************************************/
  86 void XCanPs_ResetHw(u32 BaseAddr)
  87 {
  88         XCanPs_WriteReg(BaseAddr, XCANPS_SRR_OFFSET, \
  89                            XCANPS_SRR_SRST_MASK);
  90 }