git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A53_64-bit_UltraScale_MPSoC/RTOSDemo_A53_bsp/psu_cortexa53_0/libsrc/gpiops_v3_1/src/xgpiops_selftest.c

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xgpiops_selftest.c
  36 * @addtogroup gpiops_v3_1
  37 * @{
  38 *
  39 * This file contains a diagnostic self-test function for the XGpioPs driver.
  40 *
  41 * Read xgpiops.h file for more information.
  42 *
  43 * <pre>
  44 * MODIFICATION HISTORY:
  45 *
  46 * Ver   Who  Date     Changes
  47 * ----- ---- -------- -----------------------------------------------
  48 * 1.00a sv   01/18/10 First Release
  49 * 3.00  kvn  02/13/15 Modified code for MISRA-C:2012 compliance.
  50 * </pre>
  51 *
  52 *****************************************************************************/
  53
  54 /***************************** Include Files ********************************/
  55
  56 #include "xstatus.h"
  57 #include "xgpiops.h"
  58
  59 /************************** Constant Definitions ****************************/
  60
  61
  62 /**************************** Type Definitions ******************************/
  63
  64 /***************** Macros (Inline Functions) Definitions ********************/
  65
  66 /************************** Variable Definitions ****************************/
  67
  68 /************************** Function Prototypes *****************************/
  69
  70 /*****************************************************************************/
  71 /**
  72 *
  73 * This function runs a self-test on the GPIO driver/device. This function
  74 * does a register read/write test on some of the Interrupt Registers.
  75 *
  76 * @param        InstancePtr is a pointer to the XGpioPs instance.
  77 *
  78 * @return
  79 *               - XST_SUCCESS if the self-test passed.
  80 *               - XST_FAILURE otherwise.
  81 *
  82 *
  83 ******************************************************************************/
  84 s32 XGpioPs_SelfTest(XGpioPs *InstancePtr)
  85 {
  86         s32 Status = XST_SUCCESS;
  87         u32 IntrEnabled;
  88         u32 CurrentIntrType = 0U;
  89         u32 CurrentIntrPolarity = 0U;
  90         u32 CurrentIntrOnAny = 0U;
  91         u32 IntrType = 0U;
  92         u32 IntrPolarity = 0U;
  93         u32 IntrOnAny = 0U;
  94         u32 IntrTestValue = 0x22U;
  95
  96         Xil_AssertNonvoid(InstancePtr != NULL);
  97         Xil_AssertNonvoid(InstancePtr->IsReady == XIL_COMPONENT_IS_READY);
  98
  99         /* Disable the Interrupts for Bank 0 . */
 100         IntrEnabled = XGpioPs_IntrGetEnabled(InstancePtr, XGPIOPS_BANK0);
 101         XGpioPs_IntrDisable(InstancePtr, XGPIOPS_BANK0, IntrEnabled);
 102
 103         /*
 104          * Get the Current Interrupt properties for Bank 0.
 105          * Set them to a known value, read it back and compare.
 106          */
 107         XGpioPs_GetIntrType(InstancePtr, XGPIOPS_BANK0, &CurrentIntrType,
 108                              &CurrentIntrPolarity, &CurrentIntrOnAny);
 109
 110         XGpioPs_SetIntrType(InstancePtr, XGPIOPS_BANK0, IntrTestValue,
 111                              IntrTestValue, IntrTestValue);
 112
 113         XGpioPs_GetIntrType(InstancePtr, XGPIOPS_BANK0, &IntrType,
 114                              &IntrPolarity, &IntrOnAny);
 115
 116         if ((IntrType != IntrTestValue) && (IntrPolarity != IntrTestValue) &&
 117             (IntrOnAny != IntrTestValue)) {
 118
 119                 Status = XST_FAILURE;
 120         }
 121
 122         /*
 123          * Restore the contents of all the interrupt registers modified in this
 124          * test.
 125          */
 126         XGpioPs_SetIntrType(InstancePtr, XGPIOPS_BANK0, CurrentIntrType,
 127                              CurrentIntrPolarity, CurrentIntrOnAny);
 128
 129         XGpioPs_IntrEnable(InstancePtr, XGPIOPS_BANK0, IntrEnabled);
 130
 131         return Status;
 132 }
 133 /** @} */