git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A53_64-bit_UltraScale_MPSoC/RTOSDemo_A53_bsp/psu_cortexa53_0/libsrc/ipipsu_v2_0/src/xipipsu_hw.h

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /**
  33 *
  34 * @file xipipsu_hw.h
  35 * @addtogroup ipipsu_v1_0
  36 * @{
  37 *
  38 * This file contains macro definitions for low level HW related params
  39 *
  40 * <pre>
  41 * MODIFICATION HISTORY:
  42 *
  43 * Ver   Who Date     Changes
  44 * ----- --- -------- -----------------------------------------------.
  45 * 1.0   mjr  03/15/15 First release
  46 *
  47 * </pre>
  48 *
  49 ******************************************************************************/
  50 #ifndef XIPIPSU_HW_H_   /* prevent circular inclusions */
  51 #define XIPIPSU_HW_H_   /* by using protection macros */
  52
  53 /************************** Constant Definitions *****************************/
  54 /* Message RAM related params */
  55 #define XIPIPSU_MSG_RAM_BASE 0xFF990000U
  56 #define XIPIPSU_MSG_BUF_SIZE 8U /* Size in Words */
  57 #define XIPIPSU_MAX_BUFF_INDEX  7
  58
  59 /* EIGHT pairs of TWO buffers(msg+resp) of THIRTY TWO bytes each */
  60 #define XIPIPSU_BUFFER_OFFSET_GROUP     (8U * 2U * 32U)
  61 #define XIPIPSU_BUFFER_OFFSET_TARGET (32U * 2U)
  62 #define XIPIPSU_BUFFER_OFFSET_RESPONSE          (32U)
  63
  64 /* Max Number of IPI slots on the device */
  65 #define XIPIPSU_MAX_TARGETS     11
  66
  67 /* Register Offsets for each member  of IPI Register Set */
  68 #define XIPIPSU_TRIG_OFFSET 0x00U
  69 #define XIPIPSU_OBS_OFFSET 0x04U
  70 #define XIPIPSU_ISR_OFFSET 0x10U
  71 #define XIPIPSU_IMR_OFFSET 0x14U
  72 #define XIPIPSU_IER_OFFSET 0x18U
  73 #define XIPIPSU_IDR_OFFSET 0x1CU
  74
  75 /* MASK of all valid IPI bits in above registers */
  76 #define XIPIPSU_ALL_MASK        0x0F0F0301U
  77
  78 #endif /* XIPIPSU_HW_H_ */
  79 /** @} */