git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A53_64-bit_UltraScale_MPSoC/RTOSDemo_A53_bsp/psu_cortexa53_0/libsrc/spips_v3_0/src/xspips_hw.c

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2013 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xspips_hw.c
  36 *
  37 * Contains the reset and post boot rom state initialization.
  38 * Function prototypes in xspips_hw.h
  39 *
  40 * <pre>
  41 * MODIFICATION HISTORY:
  42 *
  43 * Ver   Who    Date     Changes
  44 * ----- ------ -------- -----------------------------------------------
  45 * 1.06a hk     08/22/13 First release.
  46 * 3.00  kvn    02/13/15 Modified code for MISRA-C:2012 compliance.
  47 *
  48 * </pre>
  49 *
  50 ******************************************************************************/
  51
  52 /***************************** Include Files *********************************/
  53
  54 #include "xspips_hw.h"
  55
  56 /************************** Constant Definitions *****************************/
  57
  58
  59 /**************************** Type Definitions *******************************/
  60
  61
  62 /***************** Macros (Inline Functions) Definitions *********************/
  63
  64
  65 /************************** Variable Definitions *****************************/
  66
  67
  68 /*****************************************************************************/
  69 /**
  70 *
  71 * Resets the spi module
  72 *
  73 * @param    BaseAddress is the base address of the device.
  74 *
  75 * @return       None
  76 *
  77 * @note         None.
  78 *
  79 ******************************************************************************/
  80 void XSpiPs_ResetHw(u32 BaseAddress)
  81 {
  82         u32 Check;
  83         /*
  84          * Disable Interrupts
  85          */
  86         XSpiPs_WriteReg(BaseAddress, XSPIPS_IDR_OFFSET,
  87                         XSPIPS_IXR_DISABLE_ALL_MASK);
  88
  89         /*
  90          * Disable device
  91          */
  92         XSpiPs_WriteReg(BaseAddress, XSPIPS_ER_OFFSET,
  93                                 0U);
  94         /*
  95          * Write default value to RX and TX threshold registers
  96          * RX threshold should be set to 1 here as the corresponding
  97          * status bit is used to clear the FIFO next
  98          */
  99         XSpiPs_WriteReg(BaseAddress, XSPIPS_TXWR_OFFSET,
 100                         (XSPIPS_TXWR_RESET_VALUE & XSPIPS_TXWR_MASK));
 101         XSpiPs_WriteReg(BaseAddress, XSPIPS_RXWR_OFFSET,
 102                         (XSPIPS_RXWR_RESET_VALUE & XSPIPS_RXWR_MASK));
 103
 104         /*
 105          * Clear RXFIFO
 106          */
 107         Check = (XSpiPs_ReadReg(BaseAddress,XSPIPS_SR_OFFSET) &
 108                 XSPIPS_IXR_RXNEMPTY_MASK);
 109         while (Check != 0U) {
 110                 (void)XSpiPs_ReadReg(BaseAddress, XSPIPS_RXD_OFFSET);
 111                 Check = (XSpiPs_ReadReg(BaseAddress,XSPIPS_SR_OFFSET) &
 112                         XSPIPS_IXR_RXNEMPTY_MASK);
 113         }
 114
 115         /*
 116          * Clear status register by writing 1 to the write to clear bits
 117          */
 118         XSpiPs_WriteReg(BaseAddress, XSPIPS_SR_OFFSET,
 119                                 XSPIPS_IXR_WR_TO_CLR_MASK);
 120
 121         /*
 122          * Write default value to configuration register
 123          * De-select all slaves
 124          */
 125         XSpiPs_WriteReg(BaseAddress, XSPIPS_CR_OFFSET,
 126                                 XSPIPS_CR_RESET_STATE |
 127                                 XSPIPS_CR_SSCTRL_MASK);
 128
 129 }