git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A53_64-bit_UltraScale_MPSoC/RTOSDemo_A53_bsp/psu_cortexa53_0/libsrc/standalone_v5_0/src/xlpd_slcr_secure.h

   1 /* ### HEADER ### */
   2
   3 #ifndef __XLPD_SLCR_SECURE_H__
   4 #define __XLPD_SLCR_SECURE_H__
   5
   6
   7 #ifdef __cplusplus
   8 extern "C" {
   9 #endif
  10
  11 /**
  12  * XlpdSlcrSecure Base Address
  13  */
  14 #define XLPD_SLCR_SECURE_BASEADDR      0xFF4B0000UL
  15
  16 /**
  17  * Register: XlpdSlcrSecCtrl
  18  */
  19 #define XLPD_SLCR_SEC_CTRL    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x00000004UL )
  20 #define XLPD_SLCR_SEC_CTRL_RSTVAL   0x00000000UL
  21
  22 #define XLPD_SLCR_SEC_CTRL_SLVERR_EN_SHIFT   0UL
  23 #define XLPD_SLCR_SEC_CTRL_SLVERR_EN_WIDTH   1UL
  24 #define XLPD_SLCR_SEC_CTRL_SLVERR_EN_MASK    0x00000001UL
  25 #define XLPD_SLCR_SEC_CTRL_SLVERR_EN_DEFVAL  0x0UL
  26
  27 /**
  28  * Register: XlpdSlcrSecIsr
  29  */
  30 #define XLPD_SLCR_SEC_ISR    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x00000008UL )
  31 #define XLPD_SLCR_SEC_ISR_RSTVAL   0x00000000UL
  32
  33 #define XLPD_SLCR_SEC_ISR_ADDR_DECD_ERR_SHIFT   0UL
  34 #define XLPD_SLCR_SEC_ISR_ADDR_DECD_ERR_WIDTH   1UL
  35 #define XLPD_SLCR_SEC_ISR_ADDR_DECD_ERR_MASK    0x00000001UL
  36 #define XLPD_SLCR_SEC_ISR_ADDR_DECD_ERR_DEFVAL  0x0UL
  37
  38 /**
  39  * Register: XlpdSlcrSecImr
  40  */
  41 #define XLPD_SLCR_SEC_IMR    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x0000000CUL )
  42 #define XLPD_SLCR_SEC_IMR_RSTVAL   0x00000001UL
  43
  44 #define XLPD_SLCR_SEC_IMR_ADDR_DECD_ERR_SHIFT   0UL
  45 #define XLPD_SLCR_SEC_IMR_ADDR_DECD_ERR_WIDTH   1UL
  46 #define XLPD_SLCR_SEC_IMR_ADDR_DECD_ERR_MASK    0x00000001UL
  47 #define XLPD_SLCR_SEC_IMR_ADDR_DECD_ERR_DEFVAL  0x1UL
  48
  49 /**
  50  * Register: XlpdSlcrSecIer
  51  */
  52 #define XLPD_SLCR_SEC_IER    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x00000010UL )
  53 #define XLPD_SLCR_SEC_IER_RSTVAL   0x00000000UL
  54
  55 #define XLPD_SLCR_SEC_IER_ADDR_DECD_ERR_SHIFT   0UL
  56 #define XLPD_SLCR_SEC_IER_ADDR_DECD_ERR_WIDTH   1UL
  57 #define XLPD_SLCR_SEC_IER_ADDR_DECD_ERR_MASK    0x00000001UL
  58 #define XLPD_SLCR_SEC_IER_ADDR_DECD_ERR_DEFVAL  0x0UL
  59
  60 /**
  61  * Register: XlpdSlcrSecIdr
  62  */
  63 #define XLPD_SLCR_SEC_IDR    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x00000014UL )
  64 #define XLPD_SLCR_SEC_IDR_RSTVAL   0x00000000UL
  65
  66 #define XLPD_SLCR_SEC_IDR_ADDR_DECD_ERR_SHIFT   0UL
  67 #define XLPD_SLCR_SEC_IDR_ADDR_DECD_ERR_WIDTH   1UL
  68 #define XLPD_SLCR_SEC_IDR_ADDR_DECD_ERR_MASK    0x00000001UL
  69 #define XLPD_SLCR_SEC_IDR_ADDR_DECD_ERR_DEFVAL  0x0UL
  70
  71 /**
  72  * Register: XlpdSlcrSecItr
  73  */
  74 #define XLPD_SLCR_SEC_ITR    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x00000018UL )
  75 #define XLPD_SLCR_SEC_ITR_RSTVAL   0x00000000UL
  76
  77 #define XLPD_SLCR_SEC_ITR_ADDR_DECD_ERR_SHIFT   0UL
  78 #define XLPD_SLCR_SEC_ITR_ADDR_DECD_ERR_WIDTH   1UL
  79 #define XLPD_SLCR_SEC_ITR_ADDR_DECD_ERR_MASK    0x00000001UL
  80 #define XLPD_SLCR_SEC_ITR_ADDR_DECD_ERR_DEFVAL  0x0UL
  81
  82 /**
  83  * Register: XlpdSlcrSecRpu
  84  */
  85 #define XLPD_SLCR_SEC_RPU    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x00000020UL )
  86 #define XLPD_SLCR_SEC_RPU_RSTVAL   0x00000000UL
  87
  88 #define XLPD_SLCR_SEC_RPU_TZ_R5_1_SHIFT   1UL
  89 #define XLPD_SLCR_SEC_RPU_TZ_R5_1_WIDTH   1UL
  90 #define XLPD_SLCR_SEC_RPU_TZ_R5_1_MASK    0x00000002UL
  91 #define XLPD_SLCR_SEC_RPU_TZ_R5_1_DEFVAL  0x0UL
  92
  93 #define XLPD_SLCR_SEC_RPU_TZ_R5_0_SHIFT   0UL
  94 #define XLPD_SLCR_SEC_RPU_TZ_R5_0_WIDTH   1UL
  95 #define XLPD_SLCR_SEC_RPU_TZ_R5_0_MASK    0x00000001UL
  96 #define XLPD_SLCR_SEC_RPU_TZ_R5_0_DEFVAL  0x0UL
  97
  98 /**
  99  * Register: XlpdSlcrSecAdma
 100  */
 101 #define XLPD_SLCR_SEC_ADMA    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x00000024UL )
 102 #define XLPD_SLCR_SEC_ADMA_RSTVAL   0x00000000UL
 103
 104 #define XLPD_SLCR_SEC_ADMA_TZ_SHIFT   0UL
 105 #define XLPD_SLCR_SEC_ADMA_TZ_WIDTH   8UL
 106 #define XLPD_SLCR_SEC_ADMA_TZ_MASK    0x000000ffUL
 107 #define XLPD_SLCR_SEC_ADMA_TZ_DEFVAL  0x0UL
 108
 109 /**
 110  * Register: XlpdSlcrSecSafetyChk
 111  */
 112 #define XLPD_SLCR_SEC_SAFETY_CHK    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x00000030UL )
 113 #define XLPD_SLCR_SEC_SAFETY_CHK_RSTVAL   0x00000000UL
 114
 115 #define XLPD_SLCR_SEC_SAFETY_CHK_VAL_SHIFT   0UL
 116 #define XLPD_SLCR_SEC_SAFETY_CHK_VAL_WIDTH   32UL
 117 #define XLPD_SLCR_SEC_SAFETY_CHK_VAL_MASK    0xffffffffUL
 118 #define XLPD_SLCR_SEC_SAFETY_CHK_VAL_DEFVAL  0x0UL
 119
 120 /**
 121  * Register: XlpdSlcrSecUsb
 122  */
 123 #define XLPD_SLCR_SEC_USB    ( ( XLPD_SLCR_SECURE_BASEADDR ) + 0x00000034UL )
 124 #define XLPD_SLCR_SEC_USB_RSTVAL   0x00000003UL
 125
 126 #define XLPD_SLCR_SEC_USB_TZ_USB3_1_SHIFT   1UL
 127 #define XLPD_SLCR_SEC_USB_TZ_USB3_1_WIDTH   1UL
 128 #define XLPD_SLCR_SEC_USB_TZ_USB3_1_MASK    0x00000002UL
 129 #define XLPD_SLCR_SEC_USB_TZ_USB3_1_DEFVAL  0x1UL
 130
 131 #define XLPD_SLCR_SEC_USB_TZ_USB3_0_SHIFT   0UL
 132 #define XLPD_SLCR_SEC_USB_TZ_USB3_0_WIDTH   1UL
 133 #define XLPD_SLCR_SEC_USB_TZ_USB3_0_MASK    0x00000001UL
 134 #define XLPD_SLCR_SEC_USB_TZ_USB3_0_DEFVAL  0x1UL
 135
 136
 137 #ifdef __cplusplus
 138 }
 139 #endif
 140
 141 #endif /* __XLPD_SLCR_SECURE_H__ */