git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A53_64-bit_UltraScale_MPSoC/RTOSDemo_A53_bsp/psu_cortexa53_0/libsrc/standalone_v5_4/src/usleep.c

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2014 - 2015 Xilinx, Inc. All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file usleep.c
  36 *
  37 * This function provides a microsecond delay using the Global Timer register in
  38 * the ARM Cortex A53 MP core.
  39 *
  40 * <pre>
  41 * MODIFICATION HISTORY:
  42 *
  43 * Ver   Who      Date     Changes
  44 * ----- -------- -------- -----------------------------------------------
  45 * 5.00  pkp      05/29/14 First release
  46 * 5.04  pkp              01/28/16 Modified the usleep API to configure Time Stamp
  47 *                                                 generator only when disable using frequency from
  48 *                                                 xparamters.h instead of hardcoding
  49 * </pre>
  50 *
  51 ******************************************************************************/
  52 /***************************** Include Files *********************************/
  53
  54 #include "sleep.h"
  55 #include "xtime_l.h"
  56 #include "xparameters.h"
  57 #include "xpseudo_asm.h"
  58 #include "xreg_cortexa53.h"
  59
  60 /* Global Timer is always clocked at half of the CPU frequency */
  61 #define COUNTS_PER_USECOND  (COUNTS_PER_SECOND/1000000 )
  62
  63 /*****************************************************************************/
  64 /**
  65 *
  66 * This API gives a delay in microseconds
  67 *
  68 * @param        useconds requested
  69 *
  70 * @return       0 if the delay can be achieved, -1 if the requested delay
  71 *               is out of range
  72 *
  73 * @note         None.
  74 *
  75 ****************************************************************************/
  76 s32 usleep(u32 useconds)
  77 {
  78         XTime tEnd, tCur;
  79         /* Enable the counter only if it is disable */
  80         if(((Xil_In32(XIOU_SCNTRS_BASEADDR + XIOU_SCNTRS_CNT_CNTRL_REG_OFFSET)) & XIOU_SCNTRS_CNT_CNTRL_REG_EN_MASK) != XIOU_SCNTRS_CNT_CNTRL_REG_EN){
  81                 /*write frequency to System Time Stamp Generator Register*/
  82                 Xil_Out32((XIOU_SCNTRS_BASEADDR + XIOU_SCNTRS_FREQ_REG_OFFSET),XIOU_SCNTRS_FREQ);
  83
  84                 /*Enable the counter*/
  85                 Xil_Out32((XIOU_SCNTRS_BASEADDR + XIOU_SCNTRS_CNT_CNTRL_REG_OFFSET),XIOU_SCNTRS_CNT_CNTRL_REG_EN);
  86         }
  87
  88         XTime_GetTime(&tCur);
  89         tEnd = tCur + (((XTime) useconds) * COUNTS_PER_USECOND);
  90         do
  91         {
  92                 XTime_GetTime(&tCur);
  93         } while (tCur < tEnd);
  94
  95         return 0;
  96 }