git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A5_SAMA5D3x_Xplained_IAR/cstartup_with_FreeRTOS_vectors.s

   1 /* ----------------------------------------------------------------------------\r
   2  *         SAM Software Package License\r
   3  * ----------------------------------------------------------------------------\r
   4  * Copyright (c) 2011, Atmel Corporation\r
   5  *\r
   6  * All rights reserved.\r
   7  *\r
   8  * Redistribution and use in source and binary forms, with or without\r
   9  * modification, are permitted provided that the following conditions are met:\r
  10  *\r
  11  * - Redistributions of source code must retain the above copyright notice,\r
  12  * this list of conditions and the disclaimer below.\r
  13  *\r
  14  * Atmel's name may not be used to endorse or promote products derived from\r
  15  * this software without specific prior written permission.\r
  16  *\r
  17  * DISCLAIMER: THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR\r
  18  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
  19  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
  20  * DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT,\r
  21  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
  22  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA,\r
  23  * OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF\r
  24  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING\r
  25  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,\r
  26  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
  27  * ----------------------------------------------------------------------------\r
  28  */\r
  29 \r
  30 /*\r
  31      IAR startup file for AT91SAMA5D3X microcontrollers.\r
  32  */\r
  33 \r
  34         MODULE  ?cstartup\r
  35 \r
  36         ;; Forward declaration of sections.\r
  37         SECTION IRQ_STACK:DATA:NOROOT(2)\r
  38         SECTION CSTACK:DATA:NOROOT(3)\r
  39 \r
  40 //------------------------------------------------------------------------------\r
  41 //         Headers\r
  42 //------------------------------------------------------------------------------\r
  43 \r
  44 //#define __ASSEMBLY__\r
  45 //#include "board.h"\r
  46 \r
  47 //------------------------------------------------------------------------------\r
  48 //         Definitions\r
  49 //------------------------------------------------------------------------------\r
  50 \r
  51 #define ARM_MODE_ABT     0x17\r
  52 #define ARM_MODE_FIQ     0x11\r
  53 #define ARM_MODE_IRQ     0x12\r
  54 #define ARM_MODE_SVC     0x13\r
  55 #define ARM_MODE_SYS     0x1F\r
  56 \r
  57 #define I_BIT            0x80\r
  58 #define F_BIT            0x40\r
  59 \r
  60 //------------------------------------------------------------------------------\r
  61 //         Startup routine\r
  62 //------------------------------------------------------------------------------\r
  63 \r
  64 /*\r
  65    Exception vectors\r
  66  */\r
  67         SECTION .vectors:CODE:NOROOT(2)\r
  68 \r
  69         PUBLIC  resetVector\r
  70 \r
  71         EXTERN  FreeRTOS_IRQ_Handler\r
  72         EXTERN  Undefined_Handler\r
  73         EXTERN  FreeRTOS_SWI_Handler\r
  74         EXTERN  Prefetch_Handler\r
  75         EXTERN  Abort_Handler\r
  76         EXTERN  FIQ_Handler\r
  77 \r
  78         ARM\r
  79 \r
  80 __iar_init$$done:               ; The interrupt vector is not needed\r
  81                                 ; until after copy initialization is done\r
  82 \r
  83 resetVector:\r
  84         ; All default exception handlers (except reset) are\r
  85         ; defined as weak symbol definitions.\r
  86         ; If a handler is defined by the application it will take precedence.\r
  87         LDR     pc, =resetHandler        ; Reset\r
  88         LDR     pc, Undefined_Addr       ; Undefined instructions\r
  89         LDR     pc, SWI_Addr             ; Software interrupt (SWI/SYS)\r
  90         LDR     pc, Prefetch_Addr        ; Prefetch abort\r
  91         LDR     pc, Abort_Addr           ; Data abort\r
  92         B       .                        ; RESERVED\r
  93         LDR     pc, IRQ_Addr             ; IRQ\r
  94         LDR     pc, FIQ_Addr             ; FIQ\r
  95 \r
  96 IRQ_Addr:       DCD   FreeRTOS_IRQ_Handler\r
  97 Undefined_Addr: DCD   Undefined_Handler\r
  98 SWI_Addr:       DCD   FreeRTOS_SWI_Handler\r
  99 Prefetch_Addr:  DCD   Prefetch_Handler\r
 100 Abort_Addr:     DCD   Abort_Handler\r
 101 FIQ_Addr:       DCD   FIQ_Handler\r
 102 \r
 103 \r
 104 /*\r
 105    After a reset, execution starts here, the mode is ARM, supervisor\r
 106    with interrupts disabled.\r
 107    Initializes the chip and branches to the main() function.\r
 108  */\r
 109         SECTION .cstartup:CODE:NOROOT(2)\r
 110 \r
 111         PUBLIC  resetHandler\r
 112         EXTERN  LowLevelInit\r
 113         EXTERN  ?main\r
 114         REQUIRE resetVector\r
 115         ARM\r
 116 \r
 117 resetHandler:\r
 118        CPSIE   A\r
 119         /* Enable VFP */\r
 120         /* - Enable access to CP10 and CP11 in CP15.CACR */\r
 121         mrc     p15, 0, r0, c1, c0, 2\r
 122         orr     r0, r0, #0xf00000\r
 123         mcr     p15, 0, r0, c1, c0, 2\r
 124         /* - Enable access to CP10 and CP11 in CP15.NSACR */\r
 125         /* - Set FPEXC.EN (B30) */\r
 126         fmrx    r0, fpexc\r
 127         orr     r0, r0, #0x40000000\r
 128         fmxr    fpexc, r0\r
 129         /* Set pc to actual code location (i.e. not in remap zone) */\r
 130         LDR     pc, =label\r
 131 \r
 132         /* Perform low-level initialization of the chip using LowLevelInit() */\r
 133 label:\r
 134                 /* Sets up Supervisor stack before running LowLevelInit.  The supervisor\r
 135                 stack is reused by interrupts, which switch from IRQ mode to SVC mode. */\r
 136         LDR     r0, =LowLevelInit\r
 137         LDR     r4, =SFE(CSTACK)\r
 138         MOV     sp, r4\r
 139         BLX     r0\r
 140 \r
 141         /* Set up the interrupt stack pointer. */\r
 142         MSR     cpsr_c, #ARM_MODE_IRQ | I_BIT | F_BIT      ; Change the mode\r
 143         LDR     sp, =SFE(IRQ_STACK)\r
 144 \r
 145                 /* No need to set up stacks for any other mode as that stack used by\r
 146                 tasks is allocated by FreeRTOS. */\r
 147 \r
 148                 /* Back to Supervisor mode bfore calling main().  The schduduler should\r
 149                 be started from Supervisor mode. */\r
 150         MSR     cpsr_c, #ARM_MODE_SVC | F_BIT              ; Change the mode\r
 151 \r
 152         /* Branch to main() */\r
 153         LDR     r0, =?main\r
 154         BLX     r0\r
 155 \r
 156         /* Loop indefinitely when program is finished */\r
 157 loop4:\r
 158         B       loop4\r
 159         END\r