git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_RZ_R7S72100_IAR_DS-5/IAR/config/RTK772100FC00000BR_NOR.mac

   1 setup()\r
   2 {\r
   3 __var Reg;\r
   4 \r
   5   // Enable I Cache\r
   6   // Disable MMU and enable ICache\r
   7   Reg = __jtagCP15ReadReg(1, 0, 0, 0);\r
   8   Reg &= 0xFFFFFFFA;\r
   9   Reg |= 1<<12;\r
  10   __jtagCP15WriteReg(1, 0, 0, 0, Reg);\r
  11 \r
  12   __writeMemory16(0x0000FF41, 0xFCFE721C, "Memory"); // set PIPC7.6 direction controlled by alt.WE0\r
  13   __writeMemory16(0x0000FF41, 0xFCFE341C, "Memory"); // set PMC7.6 to be alt.WE0\r
  14 \r
  15   __writeMemory16(0x0000FFFF, 0xFCFE7220, "Memory"); // set PIPC8 direction controlled by alt.A8-A23\r
  16   __writeMemory16(0x0000FFFF, 0xFCFE3420, "Memory"); // set PMC8 to be alt.A8-A23\r
  17 \r
  18   __writeMemory16(0x00000003, 0xFCFE7224, "Memory"); // set PIPC9 direction controlled by alt.A24-A25\r
  19   __writeMemory16(0x00000003, 0xFCFE3424, "Memory"); // set PMC9 to be alt.A24-A25\r
  20 \r
  21   __writeMemory16(0x00000080, 0xFCFE720C, "Memory"); // set PIPC3 direction controlled by alt.CS1\r
  22   __writeMemory16(0x00000080, 0xFCFE340C, "Memory"); // set PMC3 to be alt.CS1\r
  23   __writeMemory16(0x00000080, 0xFCFE360C, "Memory"); // set PFCE3 to be alt.CS1\r
  24   __writeMemory16(0x00000080, 0xFCFE3A0C, "Memory"); // set PFCAE3 to be alt.CS1\r
  25 }\r
  26 \r
  27 execUserPreload()\r
  28 {\r
  29   __message "----- Prepare hardware for debug -----\n";\r
  30   __hwReset(0);\r
  31   setup();\r
  32 }