git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_RZ_R7S72100_IAR_DS-5/Source/RenesasFiles/common/vbar_init.s

   1 ;/*******************************************************************************\r
   2 ;* DISCLAIMER\r
   3 ;* This software is supplied by Renesas Electronics Corporation and is only\r
   4 ;* intended for use with Renesas products. No other uses are authorized. This\r
   5 ;* software is owned by Renesas Electronics Corporation and is protected under\r
   6 ;* all applicable laws, including copyright laws.\r
   7 ;* THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES REGARDING\r
   8 ;* THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY, INCLUDING BUT NOT\r
   9 ;* LIMITED TO WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE\r
  10 ;* AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY DISCLAIMED.\r
  11 ;* TO THE MAXIMUM EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS\r
  12 ;* ELECTRONICS CORPORATION NOR ANY OF ITS AFFILIATED COMPANIES SHALL BE LIABLE\r
  13 ;* FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES FOR\r
  14 ;* ANY REASON RELATED TO THIS SOFTWARE, EVEN IF RENESAS OR ITS AFFILIATES HAVE\r
  15 ;* BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.\r
  16 ;* Renesas reserves the right, without notice, to make changes to this software\r
  17 ;* and to discontinue the availability of this software. By using this software,\r
  18 ;* you agree to the additional terms and conditions found by accessing the\r
  19 ;* following link:\r
  20 ;* http://www.renesas.com/disclaimer\r
  21 ;*\r
  22 ;* Copyright (C) 2012 Renesas Electronics Corporation. All rights reserved.\r
  23 ;*******************************************************************************/\r
  24 ;/*******************************************************************************\r
  25 ;* File Name     : vbar_init.s\r
  26 ;* Version       : 0.01\r
  27 ;* Device(s)     : Aragon\r
  28 ;* Tool-Chain    : DS-5 Ver 5.8\r
  29 ;*                 ARM Complier \r
  30 ;*               : \r
  31 ;* H/W Platform  : Aragon CPU Board\r
  32 ;* Description   : Aragon Sample Program\r
  33 ;*******************************************************************************/\r
  34 ;/*******************************************************************************\r
  35 ;* History : DD.MM.YYYY Version Description\r
  36 ;*         : 23.05.2012 0.01\r
  37 ;*******************************************************************************/\r
  38 \r
  39 ;==================================================================\r
  40 ; This code provides basic global enable for Cortex-A9 cache.\r
  41 ; It also enables branch prediction\r
  42 ; This code must be run from a privileged mode\r
  43 ;==================================================================\r
  44         AREA   INIT_VBAR, CODE, READONLY\r
  45         \r
  46         IMPORT  ||Image$$VECTOR_MIRROR_TABLE$$Base||\r
  47 ;       IMPORT  ||Image$$VECTOR_TABLE$$Base||\r
  48         \r
  49         EXPORT  VbarInit\r
  50 \r
  51 VbarInit        FUNCTION\r
  52 \r
  53 ;===================================================================\r
  54 ; Set Vector Base Address Register (VBAR) to point to this application's vector table\r
  55 ;===================================================================\r
  56         LDR r0, =||Image$$VECTOR_MIRROR_TABLE$$Base||\r
  57 ;       LDR r0, =||Image$$VECTOR_TABLE$$Base||\r
  58         MCR p15, 0, r0, c12, c0, 0\r
  59 \r
  60         BX              lr\r
  61 \r
  62         ENDFUNC\r
  63 \r
  64 \r
  65 \r
  66 \r
  67         END\r