git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_RZ_R7S72100_IAR_DS-5/Source/RenesasFiles/vector/vector_mirrortable.s

   1 ;/*******************************************************************************\r
   2 ;* DISCLAIMER\r
   3 ;* This software is supplied by Renesas Electronics Corporation and is only\r
   4 ;* intended for use with Renesas products. No other uses are authorized. This\r
   5 ;* software is owned by Renesas Electronics Corporation and is protected under\r
   6 ;* all applicable laws, including copyright laws.\r
   7 ;* THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES REGARDING\r
   8 ;* THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY, INCLUDING BUT NOT\r
   9 ;* LIMITED TO WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE\r
  10 ;* AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY DISCLAIMED.\r
  11 ;* TO THE MAXIMUM EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS\r
  12 ;* ELECTRONICS CORPORATION NOR ANY OF ITS AFFILIATED COMPANIES SHALL BE LIABLE\r
  13 ;* FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES FOR\r
  14 ;* ANY REASON RELATED TO THIS SOFTWARE, EVEN IF RENESAS OR ITS AFFILIATES HAVE\r
  15 ;* BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.\r
  16 ;* Renesas reserves the right, without notice, to make changes to this software\r
  17 ;* and to discontinue the availability of this software. By using this software,\r
  18 ;* you agree to the additional terms and conditions found by accessing the\r
  19 ;* following link:\r
  20 ;* http://www.renesas.com/disclaimer\r
  21 ;*\r
  22 ;* Copyright (C) 2012 Renesas Electronics Corporation. All rights reserved.\r
  23 ;*******************************************************************************/\r
  24 ;/*******************************************************************************\r
  25 ;* File Name     : vector_mirrortable.s\r
  26 ;* Version       : 0.01\r
  27 ;* Device(s)     : Aragon\r
  28 ;* Tool-Chain    : DS-5 Ver 5.13\r
  29 ;*                 ARM Complier \r
  30 ;*               : \r
  31 ;* H/W Platform  : Aragon CPU Board\r
  32 ;* Description   : Aragon Sample Program - Vector mirrortable\r
  33 ;*******************************************************************************/\r
  34 ;/*******************************************************************************\r
  35 ;* History : DD.MM.YYYY Version Description\r
  36 ;*         : 23.05.2012 0.01\r
  37 ;*******************************************************************************/\r
  38 \r
  39 ;==================================================================\r
  40 ; Entry point for the Reset handler\r
  41 ;==================================================================\r
  42         PRESERVE8\r
  43         AREA VECTOR_MIRROR_TABLE, CODE, READONLY\r
  44 \r
  45 ;       EXPORT vector_table\r
  46 \r
  47         IMPORT  reset_handler\r
  48         IMPORT  undefined_handler\r
  49         IMPORT  prefetch_handler\r
  50         IMPORT  abort_handler\r
  51         IMPORT  reserved_handler\r
  52         IMPORT  FreeRTOS_IRQ_Handler\r
  53         IMPORT  fiq_handler\r
  54         IMPORT  FreeRTOS_SWI_Handler\r
  55 \r
  56 ;       ENTRY\r
  57 \r
  58 ;       EXPORT Start\r
  59 \r
  60 ;Start\r
  61 \r
  62 vector_table2\r
  63         LDR pc, =reset_handler         ; 0x0000_0000\r
  64         LDR pc, =undefined_handler     ; 0x0000_0004\r
  65         LDR pc, =FreeRTOS_SWI_Handler  ; 0x0000_0008\r
  66         LDR pc, =prefetch_handler      ; 0x0000_000c\r
  67         LDR pc, =abort_handler         ; 0x0000_0010\r
  68         LDR pc, =reserved_handler      ; 0x0000_0014\r
  69         LDR pc, =FreeRTOS_IRQ_Handler  ; 0x0000_0018\r
  70         LDR pc, =fiq_handler           ; 0x0000_001c\r
  71 \r
  72 Literals\r
  73         LTORG\r
  74 \r
  75         END\r